เมนู
ฟรี
การลงทะเบียน
บ้าน  /  บีเอ็มดับเบิลยู/ Universal bus เป็นเวอร์ชั่นของมัน วัตถุประสงค์ของรถโดยสาร ISA และ EISA รถโดยสาร Isa

Universal bus เป็นเวอร์ชั่นของมัน วัตถุประสงค์ของรถโดยสาร ISA และ EISA ของรถโดยสาร Isa

บัสเป็นช่องทางการถ่ายโอนข้อมูลที่ใช้ร่วมกันโดยหน่วยต่างๆ ของระบบ บัสอาจเป็นชุดของเส้นนำไฟฟ้าที่สลักไว้บนแผงวงจรพิมพ์ สายไฟที่บัดกรีเข้ากับขั้วต่อของขั้วต่อที่เสียบแผงวงจรพิมพ์เข้าไป หรือสายเคเบิลแบบแบน ส่วนประกอบของระบบคอมพิวเตอร์นั้นวางอยู่บนแผงวงจรพิมพ์ตั้งแต่หนึ่งแผ่นขึ้นไป และจำนวนและฟังก์ชันของส่วนประกอบต่างๆ ขึ้นอยู่กับการกำหนดค่าระบบ ผู้ผลิต และบ่อยครั้งขึ้นอยู่กับการสร้างไมโครโปรเซสเซอร์ ลักษณะสำคัญของบัสคือความลึกบิตของข้อมูลที่ส่งและอัตราการถ่ายโอนข้อมูล

รถโดยสารสองประเภทเป็นที่สนใจมากที่สุด: ระบบและในพื้นที่

บัสระบบได้รับการออกแบบเพื่อให้แน่ใจว่ามีการถ่ายโอนข้อมูลระหว่างอุปกรณ์ต่อพ่วงและโปรเซสเซอร์กลาง รวมถึง RAM

ตามกฎแล้วบัสท้องถิ่นคือบัสที่เชื่อมต่อโดยตรงกับพินไมโครโปรเซสเซอร์เช่น บัสโปรเซสเซอร์

มีหลายมาตรฐานในการจัดระเบียบบัสระบบสำหรับพีซี

บัส ISA (Industry Standard Architecture) เป็นบัสที่ใช้มาตั้งแต่พีซีรุ่นแรกๆ และกลายเป็นมาตรฐานอุตสาหกรรม รุ่น PC XT ใช้บัสที่มีความกว้างข้อมูล 8 บิต และความกว้างของที่อยู่ 20 บิต ในรุ่น AT บัสได้รับการขยายเป็น 16 บิตข้อมูล และ 24 บิตแอดเดรส ซึ่งยังคงเป็นปัจจุบันนี้ โครงสร้างรถบัสถูกสร้างขึ้นในรูปแบบสองช่อง ชุดย่อย ISA-8 ใช้เฉพาะสล็อต 62 พินแรก ในขณะที่ ISA-16 ใช้สล็อต 36 พินเพิ่มเติม ความถี่สัญญาณนาฬิกา – 8 MHz ความเร็วในการถ่ายโอนข้อมูลสูงสุด 16 MB. มีภูมิคุ้มกันเสียงที่ดี

บัสช่วยให้สมาชิกสามารถแมปรีจิสเตอร์ 8 หรือ 16 บิตกับ I/O และพื้นที่หน่วยความจำได้ ช่วงของที่อยู่หน่วยความจำที่มีอยู่นั้นจำกัดอยู่ที่พื้นที่ UMA (Unified Memory Architecture) แต่สำหรับบัส ISA-16 ตัวเลือกการตั้งค่า BIOS พิเศษยังสามารถอนุญาตให้มีพื้นที่ในพื้นที่ระหว่างหน่วยความจำ 15 และ 16 เมกะไบต์ (แม้ว่าคอมพิวเตอร์จะ ไม่สามารถใช้ RAM เกิน 15 MB) ขีดจำกัดบนของช่วงที่อยู่ I/O ถูกจำกัดด้วยจำนวนบิตที่อยู่ที่ใช้ในการถอดรหัส ขีดจำกัดล่างถูกจำกัดโดยพื้นที่ของที่อยู่ 0-FFh ที่สงวนไว้สำหรับอุปกรณ์บอร์ดระบบ พีซีใช้การกำหนดแอดเดรส I/O แบบ 10 บิต ซึ่งบรรทัดที่อยู่ A จะถูกละเว้นโดยอุปกรณ์ ดังนั้น ช่วงที่อยู่ของอุปกรณ์บัส ISA จึงจำกัดอยู่ที่พื้นที่ 100h-3FFh ซึ่งก็คือที่อยู่ทั้งหมด 758 รายการของรีจิสเตอร์ 8 บิต บางส่วนของที่อยู่เหล่านี้ยังถูกอ้างสิทธิ์โดยอุปกรณ์ระบบด้วย ต่อจากนั้นเริ่มใช้การกำหนดแอดเดรส 12 บิต (ช่วง 100h-FFFh) แต่เมื่อใช้งานจำเป็นต้องคำนึงถึงความเป็นไปได้ที่จะมีอยู่บนบัสของอะแดปเตอร์ 10 บิตเก่าที่จะ "ตอบสนอง" ที่อยู่ที่มีบิต A ที่สอดคล้องกันในพื้นที่ที่ยอมรับได้ทั้งหมดสี่ครั้ง

สมาชิกบัส ISA-8 สามารถมี IRQ (คำขอขัดจังหวะ) ได้สูงสุด 6 บรรทัด สำหรับ ISA-16 มีจำนวนถึง 11 โปรดทราบว่าเมื่อกำหนดค่าการตั้งค่า BIOS คำขอเหล่านี้บางส่วนสามารถเลือกได้โดยอุปกรณ์ของบอร์ดระบบหรือ PCI รสบัส.

สมาชิก Bus สามารถใช้ช่องสัญญาณ DMA (Direct Memory Access) 8 บิตได้สูงสุดสามช่อง และช่องสัญญาณ 16 บิตอีกสามช่องสามารถใช้ได้บนบัส 16 บิต สัญญาณช่องสัญญาณ 16 บิตยังสามารถใช้เพื่อรับการควบคุมบัสโดยตรงโดยอุปกรณ์ Bus-Master ในกรณีนี้ ช่อง DMA ถูกใช้เพื่อให้อนุญาโตตุลาการของการควบคุมบัสและอะแดปเตอร์ Bus-Master สร้างที่อยู่และสัญญาณควบคุมทั้งหมดของบัสโดยไม่ลืมที่จะ "ให้" การควบคุมบัสแก่โปรเซสเซอร์ไม่เกินหลังจาก 15 ไมโครวินาที ( เพื่อไม่ให้รบกวนการฟื้นฟูความจำ)

ทรัพยากรบัสระบบที่ระบุไว้ทั้งหมดจะต้องมีการแจกจ่ายระหว่างสมาชิกโดยไม่มีข้อขัดแย้ง การไม่ขัดแย้งหมายถึงสิ่งต่อไปนี้:

สมาชิกแต่ละคนจะต้องควบคุมบัสข้อมูลระหว่างการดำเนินการอ่าน

(ให้ข้อมูล) เฉพาะที่อยู่หรือโดยการเข้าถึงช่องทาง DMA ที่พวกเขาใช้ พื้นที่อ่านที่อยู่ต้องไม่ทับซ้อนกัน ไม่อนุญาตให้ "สอดแนม" ในการดำเนินการเขียนที่ไม่ได้ส่งถึงเขา

บรรทัดคำขอขัดจังหวะที่กำหนด IRQx จะต้องอยู่ในระดับต่ำโดยผู้สมัครสมาชิกในสถานะพาสซีฟและยกขึ้นสูงเพื่อเปิดใช้งานคำขอ ผู้สมัครสมาชิกไม่มีสิทธิ์ควบคุมบรรทัดคำขอที่ไม่ได้ใช้ ต้องตัดการเชื่อมต่อทางไฟฟ้าหรือเชื่อมต่อกับบัฟเฟอร์ในสถานะที่สาม มีเพียงอุปกรณ์เดียวเท่านั้นที่สามารถใช้บรรทัดคำขอเดียวได้ ความไร้สาระดังกล่าว (จากมุมมองของการออกแบบวงจร TTL) ได้รับอนุญาตในพีซีเครื่องแรกและได้รับการทำซ้ำอย่างขยันขันแข็งเป็นเวลาหลายปีโดยคำนึงถึงความเข้ากันได้

ปัญหาการกระจายทรัพยากรในอะแดปเตอร์เก่าได้รับการแก้ไขด้วยความช่วยเหลือของจัมเปอร์จากนั้นอุปกรณ์ที่กำหนดโดยซอฟต์แวร์ก็ปรากฏขึ้นซึ่งถูกแทนที่ด้วยบอร์ด PnP ที่กำหนดค่าโดยอัตโนมัติ

สำหรับรถโดยสาร ISA บริษัทหลายแห่งผลิตการ์ดต้นแบบ (การ์ดต้นแบบ) ซึ่งเป็นแผงวงจรพิมพ์แบบเต็มหรือขนาดย่อพร้อมขายึด บอร์ดมีการติดตั้งวงจรอินเทอร์เฟซบังคับ - บัฟเฟอร์ข้อมูล ตัวถอดรหัสที่อยู่ และอื่นๆ ส่วนที่เหลือของบอร์ดคือ "บอร์ดตาบอด" ซึ่งนักพัฒนาสามารถวางอุปกรณ์รุ่นต้นแบบของเขาได้ บอร์ดเหล่านี้สะดวกสำหรับการทดสอบเขียงหั่นขนมของผลิตภัณฑ์ใหม่ตลอดจนการติดตั้งสำเนาเดียวของอุปกรณ์เมื่อการพัฒนาและการผลิตแผงวงจรพิมพ์ไม่ได้ผลกำไร

ด้วยการถือกำเนิดของโปรเซสเซอร์แบบ 32 บิต มีความพยายามที่จะขยายความกว้างของบัส แต่บัส ISA แบบ 32 บิตทั้งหมดไม่ได้มาตรฐาน ยกเว้นบัส EISA

2. รถเมล์อีเอสเอ

ด้วยการถือกำเนิดของไมโครโปรเซสเซอร์ 32 บิต 80386 (เวอร์ชัน DX) โดย Compaq, NEC และบริษัทอื่นๆ อีกหลายแห่ง จึงมีการสร้างบัส EISA แบบ 32 บิต ซึ่งเข้ากันได้กับ ISA อย่างสมบูรณ์

บัส EISA (Extensed ISA) เป็นส่วนขยายมาตรฐานของ ISA สูงสุด 32 บิต การออกแบบนี้รับประกันความเข้ากันได้กับอะแดปเตอร์ ISA ทั่วไป หมุดขยายเพิ่มเติมแบบแคบจะอยู่ระหว่างเบลดตัวเชื่อมต่อ ISA และด้านล่างในลักษณะที่อะแดปเตอร์ ISA ซึ่งไม่มีช่องเสียบกุญแจเพิ่มเติมในตัวเชื่อมต่อขอบไปไม่ถึง ไม่อนุญาตให้ติดตั้งการ์ด EISA ในสล็อต ISA เนื่องจากวงจรเฉพาะจะจบลงที่พินวงจร ISA ส่งผลให้เมนบอร์ดไม่สามารถใช้งานได้

การขยายบัสไม่เพียงแต่เกี่ยวกับการเพิ่มความกว้างและที่อยู่ของข้อมูลเท่านั้น โหมด EISA ใช้สัญญาณควบคุมเพิ่มเติมเพื่อเปิดใช้งานโหมดการถ่ายโอนที่มีประสิทธิภาพมากขึ้น ในโหมดการส่งข้อมูลปกติ (ไม่ต่อเนื่อง) สามารถถ่ายโอนข้อมูลได้สูงสุด 32 บิตต่อคู่รอบสัญญาณนาฬิกา (หนึ่งนาฬิกาต่อเฟสที่อยู่ หนึ่งนาฬิกาต่อเฟสข้อมูล) ประสิทธิภาพบัสสูงสุดทำได้โดย Burst Mode ซึ่งเป็นโหมดความเร็วสูงสำหรับการส่งแพ็กเก็ตข้อมูลโดยไม่ระบุที่อยู่ปัจจุบันภายในแพ็กเก็ต ภายในแพ็กเก็ต ข้อมูลถัดไปสามารถส่งได้ทุกรอบสัญญาณนาฬิกาของบัส โดยมีความยาวแพ็กเก็ตถึง 1,024 ไบต์ บัสยังมีโหมด DMA ที่มีประสิทธิภาพมากขึ้น ซึ่งความเร็วการถ่ายโอนสามารถเข้าถึง 33 MB/s บรรทัดคำขอขัดจังหวะช่วยให้ใช้งานร่วมกันได้ และรักษาความเข้ากันได้กับการ์ด ISA ไว้: แต่ละบรรทัดคำขอสามารถตั้งโปรแกรมสำหรับทั้งความไวของขอบ ทั้งใน ISA และที่ระดับต่ำ บัสอนุญาตให้แต่ละการ์ดเอ็กซ์แพนชันใช้พลังงานได้สูงสุด 45 W แต่ตามกฎแล้ว ไม่มีอะแดปเตอร์ใดที่ใช้พลังงานเต็มที่

แต่ละช่อง (สูงสุด 8 ช่อง) และแผงระบบสามารถเลือกความละเอียดการกำหนดที่อยู่ I/O และสายคำขอควบคุมบัสและรับทราบแยกกันได้ การขออนุญาโตตุลาการดำเนินการโดยอุปกรณ์ ISP (Integrated System Peripheral) ส่วนประกอบที่จำเป็นของมาเธอร์บอร์ดที่มีบัส EISA คือหน่วยความจำการกำหนดค่าแบบไม่ลบเลือน NVRAM ซึ่งเก็บข้อมูลเกี่ยวกับอุปกรณ์ EISA สำหรับแต่ละช่อง รูปแบบบันทึกเป็นมาตรฐาน ยูทิลิตี้ ECU พิเศษ (EISA Configuration Utility) ใช้เพื่อแก้ไขข้อมูลการกำหนดค่า สถาปัตยกรรมช่วยให้อะแดปเตอร์ที่กำหนดโดยซอฟต์แวร์สามารถแก้ไขข้อขัดแย้งในการใช้ทรัพยากรระบบโดยอัตโนมัติโดยทางโปรแกรม แต่ไม่เหมือนกับข้อกำหนด PnP ตรงที่ EISA ไม่อนุญาตให้มีการกำหนดค่าใหม่แบบไดนามิก การเปลี่ยนแปลงการกำหนดค่าทั้งหมดสามารถทำได้ในโหมดการกำหนดค่าเท่านั้น หลังจากออกแล้วคุณจะต้องรีสตาร์ทคอมพิวเตอร์ การเข้าถึงพอร์ต I/O แบบแยกของแต่ละการ์ดในระหว่างการกำหนดค่าทำได้ง่าย: สัญญาณ AEN ซึ่งช่วยให้สามารถถอดรหัสที่อยู่ในวงจร I/O มายังแต่ละช่องผ่านสาย AENx ที่แยกจากกัน ซึ่งขณะนี้ควบคุมด้วยซอฟต์แวร์ คุณยังสามารถเข้าถึงการ์ด ISA ปกติแยกกันได้ด้วยวิธีนี้ แต่ไม่มีประโยชน์ เนื่องจากการ์ด ISA ไม่รองรับการแลกเปลี่ยนข้อมูลการกำหนดค่าที่ได้รับจากบัส EISA ข้อมูลจำเพาะ PnP สำหรับบัส ISA เติบโตจากแนวคิดการกำหนดค่า EISA บางส่วน (รูปแบบบันทึกการกำหนดค่า ESCD นั้นเหมือนกับ NVRAM ของ EISA มาก)

EISA เป็นสถาปัตยกรรมที่มีราคาแพงแต่คุ้มค่า ซึ่งใช้ในระบบมัลติทาสก์ เซิร์ฟเวอร์ไฟล์ และทุกที่ที่ต้องการการขยายบัส I/O ที่มีประสิทธิภาพสูง

รถโดยสาร ISA และ EISA

บัส ISA เป็นบัสระบบมาตรฐานตัวแรก (ISA ย่อมาจาก สถาปัตยกรรมมาตรฐานอุตสาหกรรม) และเป็นเวลาหลายปีที่เป็นมาตรฐานในด้านพีซี และแม้กระทั่งในปัจจุบันนี้ ขั้วต่อสำหรับบัสนี้ก็สามารถพบได้บนเมนบอร์ดบางรุ่น

บัส 8 บิต

บรรพบุรุษในตระกูล ISA bus คือ ISA Bus 8 บิต ซึ่งปรากฏในปี 1981 ซึ่งสามารถพบได้ในคอมพิวเตอร์รุ่น HT บัส 8 บิตมี 62 เส้น ซึ่งมีพินอยู่ในช่อง ประกอบด้วยบรรทัดข้อมูล 8 บรรทัด ที่อยู่ 20 บรรทัด และบรรทัดคำขอขัดจังหวะ 6 รายการ รถบัสทำงานที่ความถี่ 4.77 MHz บัส ISA 8 บิตช้าที่สุดในบรรดาบัสระบบทั้งหมด (แบนด์วิดท์เพียง 1.2 Mb ต่อวินาที) ดังนั้นจึงล้าสมัยไปนานแล้วและดังนั้นจึงไม่ได้ใช้ที่ใดในปัจจุบัน ยกเว้นน้อยมาก (เช่น การ์ดบางเครื่องรับสัญญาณ FM สามารถใช้ได้ อินเทอร์เฟซ ISA 8 บิตเนื่องจากมีบัสใช้สำหรับการควบคุมเท่านั้นและไม่ใช่สำหรับการส่งข้อมูลเองและความเร็วของการดำเนินการนั้นไม่สำคัญ)

บัส 16 บิต

การพัฒนาเพิ่มเติมของ ISA คือบัส 16 บิต บางครั้งเรียกว่า AT-Bus ซึ่งเริ่มใช้ครั้งแรกในปี 1984 หากคุณดูที่ช่องของมัน (โปรดแก้ตัวด้วยคุณภาพของภาพที่ไม่ดี) คุณจะเห็นว่ามันประกอบด้วยสองส่วน โดยที่หนึ่ง (ใหญ่) จะคัดลอกช่อง 8 บิตโดยสมบูรณ์ ส่วนเพิ่มเติมประกอบด้วยผู้ติดต่อ 36 ราย (บรรทัดข้อมูลเพิ่มเติม 8 บรรทัด, บรรทัดที่อยู่ 4 รายการ และ IRQ 5 รายการ รวมถึงผู้ติดต่อสำหรับสัญญาณ SBHE ใหม่) บนพื้นฐานนี้ สามารถติดตั้งการ์ดขนาด 8 บิตแบบสั้นในช่องของบัสใหม่ได้ (แน่นอนว่าเป็นไปไม่ได้ที่จะทำในทางกลับกัน) การกำหนดพินของสล็อต 16 บิตแสดงอยู่ในตารางด้านล่าง

ตะกั่ว (ด้านบัดกรี) สัญญาณ ความหมาย เอาต์พุต (ด้านการติดตั้ง) สัญญาณ ความหมาย
B1 จีเอ็นดี โลก A1 I/O CH CK การตรวจสอบช่อง I/O
บี2 รีเอส ดร รีเซ็ตสัญญาณ A2 D7 สายข้อมูล 8
B3 +5 วี +5 วี A3 D6 สายข้อมูล 7
B4 IRQ9 การเรียงซ้อนคอนโทรลเลอร์ขัดจังหวะตัวที่สอง A4 D5 สายข้อมูล 6
B5 -5 วี -5 วี A5 D4 สายข้อมูล 5
B6 DRQ2 คำขอ DMA 2 A6 D3D สายข้อมูล 4
B7 -12 โวลต์ -12 โวลต์ A7 D2 สายข้อมูล 3
B8 เรส การสื่อสารหน่วยความจำโดยไม่มีเวลาแฝง A8 D1 สายข้อมูล 2
B9 +12 วี +12 วี A9 D0 สายข้อมูล 1
B10 จีเอ็นดี โลก A10 I/O CH RDY การตรวจสอบความพร้อมของช่อง I/O
B11 สเมม ข้อมูลถูกเขียนลงในหน่วยความจำ (สูงสุด 1 Mb, S ย่อมาจาก Small) A11 เอิน เปิดใช้งานที่อยู่ การควบคุมบัสด้วยตัวควบคุม CPU และ DMA
B12 เอสเอ็มอาร์ ข้อมูลถูกอ่านจากหน่วยความจำ (สูงสุด 1 Mb, S ย่อมาจาก Small) A12 A19 ที่อยู่บรรทัดที่ 20
B13 ไอโอวี ข้อมูลถูกเขียนไปยังพอร์ต I/O A13 A18 ที่อยู่บรรทัดที่ 19
B14 ไอโออาร์ ข้อมูลถูกอ่านจากพอร์ต I/O A14 A17 ที่อยู่บรรทัดที่ 18
B15 แด็ก3 DMA-รับทราบ 3 ก15 A16 ที่อยู่บรรทัดที่ 17
B16 DRQ3 คำขอ DMA 3 A16 ก15 ที่อยู่บรรทัดที่ 16
B17 แด็ก1 DMA-รับทราบ 1 A17 A14 ที่อยู่บรรทัดที่ 15
B18 IRQ1 คำขอขัดจังหวะ 1 A18 A13 ที่อยู่บรรทัดที่ 14
บี19 รีเฟรช การฟื้นฟูหน่วยความจำ A19 A12 ที่อยู่บรรทัดที่ 13
บี20 ซีแอลซี นาฬิการะบบ 4.77 MHz ก20 A11 ที่อยู่บรรทัดที่ 12
บี21 IRQ7 คำขอขัดจังหวะ 7 A21 A10 ที่อยู่บรรทัดที่ 11
บี22 IRQ6 คำขอขัดจังหวะ 6 A22 A9 ที่อยู่บรรทัดที่ 10
บี23 IRQ5 คำขอขัดจังหวะ 5 ก23 A8 ที่อยู่บรรทัดที่ 9
B24 IRQ4 คำขอขัดจังหวะ 4 A24 A7 ที่อยู่บรรทัดที่ 8
บี25 IRQ3 คำขอขัดจังหวะ 3 ก25 A6 ที่อยู่บรรทัดที่ 7
บี26 แด็ก2 DMA-รับทราบ 2 A26 A5 ที่อยู่บรรทัดที่ 6
บี27 ที/ซี Terminal Count ส่งสัญญาณการสิ้นสุดของการแปลง DMA A27 A4 ที่อยู่บรรทัดที่ 5
บี28 เบียร์ เปิดใช้งานสลักที่อยู่แล้ว A28 A3 ที่อยู่บรรทัดที่ 4
บี29 +5 วี +5 วี ก29 A2 ที่อยู่บรรทัดที่ 3
B30 สอศ. นาฬิกาออสซิลเลเตอร์ (14.31818 MHz) A30 A1 ที่อยู่บรรทัดที่ 2
B31 จีเอ็นดี โลก A31 A0 ที่อยู่บรรทัดที่ 1
D1 เมมซีส 16 เลือกชิปหน่วยความจำ ค1 สบส System Bus High Enabled, สัญญาณข้อมูล 16 บิต
D2 ไอ/โอ ซีเอส 16 การ์ด I/O พร้อมพอร์ตพกพา 8 บิต/16 บิต ค2 แอลเอ23 ที่อยู่บรรทัดที่ 24
D3 IRQ10 คำขอขัดจังหวะ 10 ค3 แอลเอ22 ที่อยู่บรรทัดที่ 23
D4 IRQ11 คำขอขัดจังหวะ 11 ค4 แอลเอ21 ที่อยู่บรรทัดที่ 22
D5 IRQ12 คำขอขัดจังหวะ 12 C5 แอลเอ20 ที่อยู่บรรทัดที่ 21
D6 IRQ13 คำขอขัดจังหวะ 13 ค6 แอลเอ19 ที่อยู่บรรทัดที่ 20
D7 IRQ14 คำขอขัดจังหวะ 14 C7 แอลเอ18 ที่อยู่บรรทัดที่ 19
D8 แด็ก0 DMA-รับทราบ 0 C8 แอลเอ17 ที่อยู่บรรทัดที่ 18
D9 DRQ0 คำขอ DMA 0 C9 MEMR การอ่านข้อมูลจากหน่วยความจำ
D10 แด็ก5 DMA-รับทราบ 5 ค10 เมะ การเขียนข้อมูลลงหน่วยความจำ
D11 DRQ5 คำขอ DMA 5 ค11 SD8 สายข้อมูล 9
D12 แด็ก6 DMA-รับทราบ 6 ค12 SD9 สายข้อมูล 10
D13 DRQ6 คำขอ DMA 6 ค13 SD10 สายข้อมูล 11
D14 แด็ก7 DMA-รับทราบ 7 ค14 SD11 สายข้อมูล 12
D15 DRQ7 คำขอ DMA 7 ค15 SD12 สายข้อมูล 13
D16 +5 วี +5 วี ค16 SD13 สายข้อมูล 14
D17 ผู้เชี่ยวชาญ สัญญาณบัสมาสเตอร์ ค17 SD14 สายข้อมูล 15
D18 จีเอ็นดี โลก ค18 SD15 สายข้อมูล 16

การใช้งานบัสมาสเตอร์ไม่ประสบความสำเร็จเป็นพิเศษ เนื่องจากตัวอย่างเช่น คำขอให้ปล่อยรถบัส (การห้อยรถบัส) ไปยังบัสมาสเตอร์ปัจจุบันได้รับการประมวลผลในหลายรอบนาฬิกา นอกจากนี้ มาสเตอร์แต่ละคนจะต้องปล่อยบัสเป็นระยะ เพื่ออนุญาตให้รีเฟรชหน่วยความจำ ) หรือดำเนินการอัปเดตด้วยตนเอง เพื่อให้มั่นใจถึงความเข้ากันได้แบบย้อนหลังกับบอร์ด 8 บิต คุณสมบัติใหม่ส่วนใหญ่ถูกนำมาใช้โดยการเพิ่มบรรทัดใหม่ เนื่องจาก AT ถูกสร้างขึ้นบนโปรเซสเซอร์ Intel 80286 ซึ่งเร็วกว่า 8088 อย่างมาก จึงจำเป็นต้องเพิ่มตัวสร้างสถานะรอ ในการเลี่ยงผ่านตัวสร้างนี้ จะใช้สายฟรี (พิน B8) ของบัส 8 บิตดั้งเดิม เมื่อบรรทัดนี้ตั้งค่าเป็น 0 นาฬิการอจะถูกข้ามไป สิ่งนี้ทำให้นักพัฒนาสามารถสร้างบอร์ดเร็วทั้ง 16 บิตและ 8 บิต

ช่องใหม่ประกอบด้วยบรรทัดที่อยู่ใหม่ 4 บรรทัด (LA20-LA23) และสำเนาของบรรทัดที่อยู่ด้านล่างสามบรรทัด (LA17-LA19) ความจำเป็นในการทำซ้ำดังกล่าวเกิดขึ้นเนื่องจากการที่บรรทัดที่อยู่ XT เป็นบรรทัดที่ล็อคไว้ และความล่าช้าเหล่านี้ทำให้ประสิทธิภาพของอุปกรณ์ต่อพ่วงลดลง การใช้ชุดบรรทัดที่อยู่ซ้ำกันทำให้การ์ด 16 บิตตรวจจับได้ตั้งแต่ต้นวงจรว่ามีการเข้าถึง และส่งสัญญาณว่าการ์ดสามารถจัดการการสื่อสารแบบ 16 บิตได้ นี่เป็นจุดสำคัญในการรับประกันความเข้ากันได้แบบย้อนหลัง หากโปรเซสเซอร์พยายามเข้าถึงบอร์ดแบบ 16 บิต จะสามารถทำได้ก็ต่อเมื่อได้รับการตอบสนอง IO16 ที่เหมาะสมเท่านั้น มิฉะนั้น ชิปเซ็ตจะเริ่มต้นรอบ 8 บิตสองรอบ แทนที่จะเป็นรอบ 16 บิตหนึ่งรอบ และทุกอย่างจะเรียบร้อยดี แต่มีเพียง 7 บรรทัดที่อยู่โดยไม่ชักช้า ดังนั้นบอร์ดที่ใช้ช่วงที่อยู่น้อยกว่า 128 Kb จึงไม่สามารถระบุได้ว่าที่อยู่ที่ส่งนั้นอยู่ในช่วงที่อยู่หรือไม่ ดังนั้น จึงส่งการตอบกลับ IO16 ดังนั้นบอร์ดจำนวนมาก รวมถึงบอร์ด EMS จึงไม่สามารถใช้การสื่อสารแบบ 16 บิตได้

การส่งไบต์ข้อมูลผ่านบัส ISA เกิดขึ้นดังนี้ ประการแรก ที่อยู่ของเซลล์ RAM หรือพอร์ตอุปกรณ์ I/O ที่ควรถ่ายโอนไบต์นั้นถูกตั้งค่าบนแอดเดรสบัส จากนั้นไบต์ข้อมูลจะถูกตั้งค่าบนสายข้อมูล ความล่าช้าเกิดจากรอบการรอและสัญญาณถูกส่งไปส่งไบต์ (บันทึกแฟลช) และไม่ทราบว่าข้อมูลได้รับการบันทึกหรือไม่ ดังนั้นจึงเลือกความถี่สัญญาณนาฬิกาบัสเป็น 8.33 MHz ดังนั้นแม้แต่อุปกรณ์ที่ช้าที่สุดก็รับประกันว่าจะสามารถแลกเปลี่ยนข้อมูล (คำสั่ง) ผ่านบัสได้ ปริมาณงานอยู่ที่ 5.3 Mb/s

แม้ว่าจะไม่มีมาตรฐานอย่างเป็นทางการและ "รสชาติ" ทางเทคนิค แต่ ISA บัสก็เกินความต้องการของผู้ใช้โดยเฉลี่ยในปี 1984 และความนิยมของ IBM AT ในตลาดคอมพิวเตอร์กระแสหลักทำให้ผู้ผลิตการ์ดเอ็กซ์แพนชันและ AT โคลนนำ ISA มาใช้ เป็นมาตรฐาน ความนิยมของบัสนี้นำไปสู่ความจริงที่ว่าสล็อต ISA ยังคงมีอยู่บนมาเธอร์บอร์ดสมัยใหม่จำนวนมาก และการ์ดสำหรับบัส ISA ยังคงมีการผลิตอยู่ (ซึ่งเป็นสาเหตุที่เรานำเสนอ pinout ของบัส ISA 16 บิตในรายละเอียดดังกล่าว) .

จริงอยู่ในข้อกำหนดล่าสุดของอุปกรณ์คอมพิวเตอร์พวกเขาเริ่มละทิ้งรถบัสเก่า (หลังจากนั้นกว่า 15 ปีในอุตสาหกรรมคอมพิวเตอร์ถือเป็นช่วงเวลาที่ยิ่งใหญ่) แต่ประเด็นก็คือในช่วงเวลานี้ผู้ใช้ได้สะสมบอร์ดหลากหลายที่มีอินเทอร์เฟซ ISA และพวกเขาไม่น่าจะเต็มใจที่จะแยกจากกันอย่างง่ายดาย ยิ่งไปกว่านั้น อุปกรณ์ความเร็วต่ำ เช่น โมเด็มหรือการ์ดเครือข่ายที่ช้าไม่ต้องการแบนด์วิธบัสที่สูง และการใช้อินเทอร์เฟซที่ทันสมัยกว่าก็ไม่ได้ให้ข้อได้เปรียบพิเศษใดๆ แก่อุปกรณ์เหล่านั้น และไม่มีใครหยุดผู้ผลิตเมนบอร์ดไม่ให้ใส่ช่องสีดำขนาดใหญ่หนึ่งหรือสองช่องบนผลิตภัณฑ์ของตน โดยเฉพาะอย่างยิ่งเมื่อมีแนวโน้มเกิดขึ้น เมนบอร์ดที่รองรับ ISA อาจเป็นที่ต้องการสูงในหมู่เจ้าของการ์ดรุ่นเก่า เห็นได้ชัดว่า ISA ยังไม่จากไปและจะไม่ออกจากตำแหน่งที่กำหนดไว้ทันทีที่เห็นเมื่อมองแวบแรก

รถเมล์อีซ่า

ความจำเป็นในการปรับปรุงประสิทธิภาพในขณะเดียวกันก็รับประกันความเข้ากันได้นำไปสู่การพัฒนาบัส ISA ต่อไป ดังนั้นในเดือนกันยายน พ.ศ. 2531 Compaq, Epson, Hewlett-Packard, NEC, Wyse, Zenith, Olivetti, AST Research และ Tandy ได้เปิดตัวส่วนขยายบัส 32 บิตที่เข้ากันได้แบบย้อนหลังอย่างสมบูรณ์ที่เรียกว่า EISA ( ISA แบบขยาย-

  • ช่อง EISA เข้ากันได้กับช่อง ISA อย่างสมบูรณ์ เช่นเดียวกับส่วนขยายแบบ 16 บิต มีความสามารถใหม่โดยการเพิ่มบรรทัดใหม่ เนื่องจากไม่มีที่ที่จะขยายตัวเชื่อมต่อ ISA เพิ่มเติมได้ นักพัฒนาจึงพบวิธีแก้ปัญหาดั้งเดิม: มีการวางผู้ติดต่อใหม่ระหว่างหน้าสัมผัสบัส ISA และไม่ได้ขยายไปที่ขอบของตัวเชื่อมต่อ ระบบพิเศษที่ยื่นออกมาบนตัวเชื่อมต่อและช่องในตำแหน่งที่เกี่ยวข้องบนการ์ด EISA ช่วยให้ (การ์ด) เจาะลึกเข้าไปในตัวเชื่อมต่อและเชื่อมต่อกับหน้าสัมผัสใหม่ได้ "ชั้นล่าง" (ด้านบน) ของโครงสร้าง 2 ชั้นนี้มีหมุด ISA ที่สร้างขึ้น ในขณะที่ "ชั้นสอง" (ด้านล่าง) มีหมุด EISA ใหม่ ด้วยเหตุนี้จึงสามารถใส่การ์ด ISA ลงในช่อง EISA ได้ (ส่วนหลังจะไม่พอดีกับขั้วต่อทั้งหมดเนื่องจากไม่มีช่อง)
  • EISA เป็นบัส 32 บิต ซึ่งเมื่อรวมกับ 8.33 MHz จะให้ปริมาณงาน 33 Mb/s
  • การกำหนดแอดเดรสหน่วยความจำ 32 บิตทำให้สามารถระบุหน่วยความจำได้สูงสุด 4 Gb (เช่นเดียวกับในส่วนขยาย ISA บรรทัดที่อยู่ใหม่เกิดขึ้นโดยไม่ชักช้า)
  • การกำหนดค่าการ์ดเอ็กซ์แพนชันอัตโนมัติ รวมถึงความสามารถในการกำหนดค่าโดยไม่ต้องใช้สวิตช์ DIP แต่เป็นแบบทางโปรแกรม
  • รองรับความสามารถในการตั้งระดับได้ 2 ระดับ ( ทริกเกอร์ขอบ) การขัดจังหวะ ซึ่งอนุญาตให้อุปกรณ์หลายเครื่องแบ่งปันการขัดจังหวะครั้งเดียว เช่นเดียวกับการขัดจังหวะหลายระดับ ( กระตุ้นระดับ) ขัดจังหวะ
  • ทวีคูณการสนับสนุนบัสหลัก
  • บัส EISA ให้ประโยชน์ที่ยอดเยี่ยมเมื่อใช้หน่วยความจำแคช

ดังที่เห็นได้จากคำอธิบายข้างต้น นี่ก็เพียงพอแล้วสำหรับความต้องการในขณะนั้น

คุณลักษณะที่สำคัญของบัสคือความสามารถของบัสมาสเตอร์ในการเข้าถึงอุปกรณ์หน่วยความจำหรืออุปกรณ์ต่อพ่วงใดๆ แม้ว่าอุปกรณ์เหล่านั้นจะมีบิตของบัสต่างกันก็ตาม เมื่อพูดถึงความเข้ากันได้แบบย้อนหลังอย่างสมบูรณ์กับ ISA ควรสังเกตว่าการ์ด ISA ตามธรรมชาติแล้วไม่รองรับการแบ่งปันแบบขัดจังหวะ แม้ว่าจะเสียบเข้ากับตัวเชื่อมต่อ EISA ก็ตาม สำหรับการรองรับบัสมาสเตอร์ทวีคูณ มันเป็นเวอร์ชันที่ได้รับการปรับปรุงและขยายสำหรับ ISA นอกจากนี้ยังมีลำดับความสำคัญสี่ระดับ:

  1. แผนการอัพเกรดหน่วยความจำ
  2. ซีพียู
  3. อะแดปเตอร์บัส

นอกจากนี้ยังมีตัวตัดสินบัส EISA - ที่เรียกว่าตัวควบคุมอุปกรณ์ต่อพ่วง (ISP, อุปกรณ์ต่อพ่วงระบบรวม) ซึ่งคอยรักษาความสงบเรียบร้อย นอกจากนี้ยังมีอีกหนึ่งอุปกรณ์ - ชิปอินเทอร์เฟซบัสมาสเตอร์ของ Intel(BMIC) ซึ่งรับรองว่านายไม่นั่งบนรถโดยสารนานจนเกินไป หลังจากผ่านรอบสัญญาณนาฬิกาจำนวนหนึ่ง ต้นแบบจะถูกถอดออกจากบัส และเกิดการขัดจังหวะที่ไม่สามารถปกปิดได้

ฉันจะไม่ให้จุดประสงค์ของพินสล็อต EISA เนื่องจากบัส EISA ยังไม่แพร่หลายเท่ากับ ISA และได้เสียชีวิตไปนานแล้ว สามารถพบได้ในคอมพิวเตอร์ที่ค่อนข้างโบราณเท่านั้น

บทนำ 3

1 การวิเคราะห์หัวข้องานของหลักสูตร 4

1.1 การวิเคราะห์อุปกรณ์ที่มีอยู่และคุณสมบัติการออกแบบ 4

1.2 บัสระบบ ISA 9

1.2.1 คุณลักษณะบัสของระบบ 9

1.2.2 คุณลักษณะการออกแบบโมดูลบัสระบบ 19

1.3 โมดูล 22 ขั้นตอนการออกแบบ

1.4 บทสรุปของบทที่ 1 22

2 การพัฒนาแผนภาพโมดูล 23

2.1 ข้อมูลทั่วไป 23

2.2 การพัฒนาโครงร่างทั่วไปของโมดูล 24

2.3 การเลือก VLSI และคำอธิบายโครงสร้าง 25

คำอธิบายของโหมดการทำงานของ VLSI KR580VI53 27

2.4 การเลือกพื้นที่ที่อยู่ของพอร์ต I/O 28

2.5 การพัฒนาองค์ประกอบอินเทอร์เฟซของโมดูล 29

2.6 การเลือกฐานองค์ประกอบและพัฒนาแผนภาพวงจร 30

2.7 บทสรุปของบทที่ 2 30

3 การพัฒนาโมดูลซอฟต์แวร์ 31

3.1 การพัฒนาโมดูลการเริ่มต้นซอฟต์แวร์ 31

3.2 บทสรุปของบทที่ 3 32

บทสรุป 33

ภาคผนวก ก
(อ้างอิง) 34

บรรณานุกรม 34

ภาคผนวก ข
(จำเป็น) 35

ภาคผนวก ข
(จำเป็น) 36

สถาบันการศึกษาระดับอุดมศึกษาของรัฐ

อาชีวศึกษา

มหาวิทยาลัยรัฐ VYATSK

คณะอัตโนมัติและวิศวกรรมคอมพิวเตอร์

แผนกระบบอัตโนมัติและเทเลเมคานิกส์

การมอบหมายโครงการหลักสูตร

ในสาขาวิชา “สถาปัตยกรรมคอมพิวเตอร์”

หัวข้อ: การพัฒนาโมดูลฮาร์ดแวร์และซอฟต์แวร์สำหรับบัสระบบคือ

นักเรียน กลุ่ม (รหัส)

    ข้อมูลเริ่มต้นสำหรับโครงการ:ตัวเลือกหมายเลข 15

    ● ดำเนินการทบทวนตามหัวข้อโดยอ้างอิงจากเอกสารทางวิทยาศาสตร์และทางเทคนิค

    ●ออกแบบโมดูลฮาร์ดแวร์ที่ใช้ VLSI สำหรับบัสระบบ ISA เครื่องกำเนิดสัญญาณดิจิทัลที่ตั้งโปรแกรมได้

    ●พัฒนาขั้นตอนซอฟต์แวร์สำหรับการเริ่มต้น การจัดการ และการควบคุมโมดูลฮาร์ดแวร์

    หมายเหตุอธิบาย:

    การแนะนำ

    1 การวิเคราะห์หัวข้องานรายวิชาข้อผิดพลาด: ไม่พบแหล่งอ้างอิงโยง

    1.1 การวิเคราะห์อุปกรณ์ที่มีอยู่และคุณสมบัติของการออกแบบข้อผิดพลาด: ไม่พบแหล่งอ้างอิงโยง

    1.2 บัสระบบคือ 8

    1.2.1 คุณลักษณะบัสระบบข้อผิดพลาด: ไม่พบแหล่งอ้างอิงโยง

    1.2.2 คุณลักษณะการออกแบบโมดูลบัสระบบข้อผิดพลาด: ไม่พบแหล่งอ้างอิงโยง

    1.3 ขั้นตอนการออกแบบโมดูลข้อผิดพลาด: ไม่พบแหล่งอ้างอิงโยง

    1.4 บทสรุปของบทที่ 1ข้อผิดพลาด: ไม่พบแหล่งอ้างอิงโยง

    2 การพัฒนาแผนภาพโมดูลข้อผิดพลาด: ไม่พบแหล่งอ้างอิงโยง

    2.1 ข้อมูลทั่วไปข้อผิดพลาด: ไม่พบแหล่งอ้างอิงโยง

    2.2 การพัฒนาแผนภาพโมดูลทั่วไปข้อผิดพลาด: ไม่พบแหล่งอ้างอิงโยง

    2.3 การเลือก VLSI และคำอธิบายโครงสร้างข้อผิดพลาด: ไม่พบแหล่งอ้างอิงโยง

    2.4 การเลือกพื้นที่ที่อยู่ของพอร์ต I/Oข้อผิดพลาด: ไม่พบแหล่งอ้างอิงโยง

    2.5 การพัฒนาองค์ประกอบอินเทอร์เฟซของโมดูล 27

    2.6 การเลือกฐานองค์ประกอบและการพัฒนาแผนภาพวงจร 28

    2.7 บทสรุปของบทที่ 2 28

    3 การพัฒนาโมดูลซอฟต์แวร์ 29

    3.1 การพัฒนาโมดูลการเริ่มต้นซอฟต์แวร์ 29

    3.2 บทสรุปของบทที่ 3 30

    บทสรุปข้อผิดพลาด: ไม่พบแหล่งอ้างอิงโยง

    ภาคผนวก A (อ้างอิง) บรรณานุกรม 32

    ภาคผนวก B (บังคับ) รายการตัวย่อข้อผิดพลาด: ไม่พบแหล่งอ้างอิงโยง

    ภาคผนวก B (จำเป็น) รายการของโมดูลซอฟต์แวร์การเริ่มต้นข้อผิดพลาด: ไม่พบแหล่งอ้างอิงโยง

    ตารางการทำงานของหลักสูตร:

1 ส่วนทางทฤษฎี 25% ถึง _______ 3 ส่วนโปรแกรม 25% ถึง _______

2 ส่วนการคำนวณ 25% ถึง _______ 4 ส่วนกราฟิก 25% ถึง _______

ผู้จัดการงาน _____________/____________________________________/ 02/17/2010

(ลายเซ็น) (ชื่อเต็มของอาจารย์)

ยอมรับงานภายใน _____/_____________________/ 02/17/2010

(ลายเซ็น) (ชื่อเต็มของนักเรียน)

การแนะนำ

เมื่อเร็วๆ นี้ ระบบควบคุมแบบแยกส่วนและระบบการส่งข้อมูลแบบแยกส่วนเริ่มแพร่หลาย การทำงานของระบบดังกล่าวขึ้นอยู่กับการประมวลผลข้อมูลแบบแยก (ดิจิทัล) และสัญญาณแบบแยก (ดิจิทัล) ซึ่งอธิบายโดยลำดับของค่าอ้างอิงในชุดจุดที่ไม่ต่อเนื่อง

สัญญาณดิจิตอลมีข้อดีมากกว่าสัญญาณอะนาล็อกหลายประการ สัญญาณดิจิทัลต่างจากแอนะล็อกตรงที่จะไม่ส่งเป็นคลื่น แต่จะส่งในรูปแบบไบนารี่หรือในรูปของบิต การมีอยู่ของแรงดันไฟฟ้าจะแสดงเป็นหนึ่ง และไม่มี - เป็นศูนย์ คุณสมบัติของรูปแบบดิจิทัลนี้ซึ่งมีเพียงสองสถานะเท่านั้น - มีสัญญาณและไม่มีสัญญาณ - ช่วยให้คุณรับและสร้างเสียงที่มีความบริสุทธิ์บริสุทธิ์ ด้วยสัญญาณดิจิตอล สิ่งนี้สามารถทำได้ด้วยความน่าเชื่อถือในระดับสูง การสร้างคลื่นอย่างแม่นยำนั้นยากกว่ามากซึ่งอาจมีรูปแบบที่แตกต่างกันมากมาย เมื่อเทียบกับบิตซึ่งมีได้เพียงสองค่าเท่านั้น - เปิดและปิด

ทั้งสัญญาณอนาล็อกและดิจิตอลมีความไม่เสถียรในระหว่างการส่งสัญญาณ เมื่อช่วงการแพร่กระจายเพิ่มขึ้น สัญญาณทั้งสองจะอ่อนลง ลดทอนลง และอาจถูกรบกวนได้ อย่างไรก็ตาม สัญญาณดิจิทัลสามารถแก้ไขและกู้คืนได้ดีกว่าสัญญาณแอนะล็อก เมื่อสัญญาณดิจิทัลที่ถูกรบกวนเริ่มจางลง อุปกรณ์บนสายสื่อสารที่ออกแบบมาเพื่อขยายสัญญาณ โดย "รู้" ว่าข้อมูลแต่ละบิตเป็นหนึ่งหรือศูนย์ จึงคืนค่าสัญญาณโดยไม่ผิดเพี้ยน สัญญาณรบกวนจะถูกละทิ้งไปแทนที่จะสร้างใหม่และขยายสัญญาณ เช่นเดียวกับในกรณีของสัญญาณแอนะล็อก

นอกจากความบริสุทธิ์ของสัญญาณเสียงแล้ว สัญญาณดิจิตอลยังช่วยให้ส่งข้อมูลได้โดยมีข้อผิดพลาดน้อยลง ในสายอะนาล็อก ซึ่งสัญญาณรบกวนถูกขยายด้วย อุปกรณ์รับสัญญาณสามารถตีความสัญญาณนี้เป็นข้อมูลบิตได้ ผู้ที่ใช้โมเด็มเพื่อแลกเปลี่ยนข้อมูลมักจะได้รับข้อมูลที่เสียหาย ในการสื่อสารแบบดิจิทัล สัญญาณรบกวนจะถูกละทิ้ง ดังนั้นการบิดเบือนและข้อผิดพลาดในการส่งข้อมูลจึงเกิดขึ้นน้อยลง

โครงงานหลักสูตรนี้เน้นไปที่การพัฒนาหนึ่งในโมดูลเหล่านี้ - เครื่องกำเนิดสัญญาณดิจิทัลที่ตั้งโปรแกรมได้นั่นคือเครื่องกำเนิดพัลส์สี่เหลี่ยม ความถี่เอาต์พุตสูงสุดที่ต้องการตามข้อกำหนดคือ 2 MHz จำนวนเอาต์พุตคือ 1

กระบวนการออกแบบแบ่งออกเป็นหลายขั้นตอน บทที่ 1 วิเคราะห์หัวข้อของงานในหลักสูตร ตรวจสอบอะนาล็อกที่มีอยู่ของโมดูลที่ฉายและคุณลักษณะของการออกแบบ และให้คุณลักษณะของบัส ISA บทที่ 2 กล่าวถึงคุณลักษณะการออกแบบของโมดูล การเลือก VLSI พื้นที่ที่อยู่ และพัฒนาแผนภาพวงจร บทที่ 3 อธิบายการพัฒนาโมดูลซอฟต์แวร์การเริ่มต้นอุปกรณ์

1 การวิเคราะห์หัวข้องานรายวิชา

1.1 การวิเคราะห์อุปกรณ์ที่มีอยู่และคุณสมบัติของการออกแบบ

สัญญาณดิจิทัลเป็นสัญญาณที่สามารถรับสถานะที่ระบุได้เพียงสถานะใดสถานะหนึ่งจากสองสถานะเท่านั้น ในวงจรส่วนใหญ่ยอมรับว่าลักษณะที่ปรากฏที่เอาต์พุตของวงจรไฟฟ้าที่มีแรงดันไฟฟ้าตั้งแต่ 2.4V ถึง 5V สอดคล้องกับลักษณะของสัญญาณเดี่ยว (ระดับสูงของสัญญาณดิจิทัล) หากแรงดันไฟฟ้าไม่เกิน 0.5 V จากนั้นสัญญาณจะถูกถ่ายเท่ากับ 0 (ระดับต่ำของสัญญาณดิจิตอล)

จำเป็นต้องพัฒนาเครื่องกำเนิดสัญญาณดิจิทัลที่ตั้งโปรแกรมได้โดยมี 1 เอาต์พุตซึ่งอันที่จริงแล้วคือเครื่องกำเนิดพัลส์สี่เหลี่ยม

ความถี่สูงสุดของสัญญาณเอาท์พุตคือ 2 MHz โดยความสามารถในการตั้งโปรแกรมเราหมายถึงความสามารถในการตั้งค่าพารามิเตอร์สัญญาณ พารามิเตอร์สองตัวกำหนดรูปร่างของพัลส์สี่เหลี่ยมอย่างสมบูรณ์: ความถี่และรอบการทำงาน ค่าข้างต้นจะแสดงในรูปแบบกราฟิกในรูป 1.1.

ข้าว. 1.1 – สัญญาณดิจิทัล คุณลักษณะของมัน

เครื่องกำเนิดไฟฟ้าดังกล่าวสามารถใช้ได้:

    ในระบบการควบคุมและการวัดโดยใช้คอมพิวเตอร์ส่วนบุคคล

    เพื่อสร้างสัญญาณนาฬิกา

    เป็นส่วนหนึ่งของการติดตั้งทางอุตสาหกรรมที่ต้องการการสร้างสัญญาณต่างๆ

    สำหรับการดำเนินงานเป็นส่วนหนึ่งของระบบอัตโนมัติสำหรับการค้นหาอุปกรณ์การฟัง (เครื่องกำเนิด RS/N และ RS/N232)

    เครื่องกำเนิด RV131.03 ได้รับการออกแบบมาเพื่อสร้างช่วงเวลาและชุดพัลส์ที่มีระยะเวลาที่ตั้งโปรแกรมได้เท่ากัน รวมถึงสร้างสัญญาณลอจิกที่ทำเครื่องหมายจุดเริ่มต้นและจุดสิ้นสุดของระยะเวลาที่ตั้งไว้ของช่วงเวลา และเพื่อแปลงกระบวนการภายใต้การศึกษาให้เป็นดิจิทัล รูปร่าง.

    การสร้างสัญญาณทดสอบโทรทัศน์ระบบดิจิตอล G-420, TG 2000, DTG-35, G-230, G6-35

เครื่องกำเนิดไฟฟ้าสามารถพัฒนาเป็นโมดูลที่มีบัฟเฟอร์ RAM โดยมีการเขียนโค้ดตัวอย่างของสัญญาณที่สร้างขึ้นโดยระบุความถี่และรอบการทำงานโดยเฉพาะ จากนั้นเครื่องกำเนิดไฟฟ้าก็เริ่มทำงาน นอกจากนี้ยังมีเครื่องกำเนิดไฟฟ้าที่มีโหมดเริ่มต้นสองโหมด:

    โหมดเริ่มต้นครั้งเดียว (การสร้างหยุดหลังจากช่วงสัญญาณหนึ่งช่วง)

    โหมดเริ่มต้นอัตโนมัติ (สร้างต่อเนื่องจนกว่าจะถูกตั้งโปรแกรมให้หยุด

พิจารณาว่าสัญญาณและข้อมูลใดควรมาถึงอินพุตของระบบ อินพุตจะได้รับรหัสความถี่ รหัสรอบการทำงาน และบิตควบคุมสองบิต: การอนุญาต/การยับยั้งการสร้าง และการสตาร์ทครั้งเดียว/อัตโนมัติ นอกเหนือจากสัญญาณดิจิทัลแล้ว โมดูลยังต้องสร้างสัญญาณ "กำลังสร้าง" ซึ่งจำเป็นสำหรับการควบคุมและการบ่งชี้

มีการใช้สองวิธีในการตั้งค่าความถี่:

1. ที่อยู่ของบัฟเฟอร์ RAM จะถูกแจกแจงด้วยตัวนับไบนารีทั่วไป และหากต้องการเปลี่ยนความถี่ของสัญญาณเอาท์พุต ความถี่ในการแจกแจงที่อยู่เหล่านี้ก็จะเปลี่ยนไป ในกรณีนี้ ที่อยู่ RAM ทั้งหมดจะถูกสำรวจเสมอ เช่น จำนวนตัวอย่างต่อช่วงเวลาของสัญญาณเอาท์พุตจะไม่เปลี่ยนแปลงเมื่อความถี่เปลี่ยนแปลง ซึ่งหมายความว่าความแม่นยำของการสร้างรูปร่างสัญญาณจะไม่เปลี่ยนแปลง ข้อเสียของวิธีนี้คือวงจรทำงานได้ดีที่ความถี่ต่ำของสัญญาณเอาท์พุต และความถี่ของสัญญาณรบกวนที่เกิดจากการหาปริมาณของระดับสัญญาณเอาท์พุตจะเป็นสัดส่วนโดยตรงกับความถี่ของสัญญาณเอาท์พุตที่กรองสัญญาณรบกวนนั้น ซับซ้อนและต้องใช้ตัวกรองแบบปรับได้พิเศษ

2. ในการแจกแจงที่อยู่ของบัฟเฟอร์ RAM จะไม่มีการใช้ตัวนับ แต่เป็นตัวบวกที่สะสม (รูปที่ 1.2, รูปที่ 1.3) ซึ่งประกอบด้วยตัวบวกไบนารีและรีจิสเตอร์ที่ครอบคลุมโดยข้อเสนอแนะ ในกรณีนี้ แต่ละพัลส์ที่ตามมาของเครื่องกำเนิดสัญญาณนาฬิกา รหัสควบคุมอินพุตจะถูกเพิ่มลงในรหัสเอาต์พุตของรีจิสเตอร์ และจำนวนผลลัพธ์จะถูกเขียนลงในรีจิสเตอร์อีกครั้ง เป็นผลให้ในแต่ละรอบสัญญาณนาฬิกา การเพิ่มขึ้นของที่อยู่ RAM จะถูกกำหนดโดยรหัสควบคุมอินพุตของ adder ที่สะสม โดยการเปลี่ยนแปลงที่เราสามารถเปลี่ยนความเร็วของการส่งผ่านของที่อยู่ RAM ทั้งหมด และความถี่ของสัญญาณ ข้อเสียของวิธีนี้ก็คือ รูปร่างของสัญญาณจะถูกสร้างขึ้นใหม่ด้วยความแม่นยำที่แตกต่างกันที่ความถี่ที่ต่างกัน ข้อดีของวิธีนี้คือความถี่ของสัญญาณรบกวนจะคงที่และกรองสัญญาณรบกวนดังกล่าวได้ง่ายกว่า

ข้าว. 1.2 - การแจกแจงที่อยู่ RAM โดยใช้ตัวบวกที่สะสม

มีหลายวิธีโดยพื้นฐานในการสร้างเครื่องกำเนิดพัลส์ต่างๆ พิจารณาการสร้างอุปกรณ์ดังกล่าวตามองค์ประกอบลอจิคัลเบื้องต้น

1) เครื่องกำเนิดที่แสดงในรูปที่ 1.4 (โดยใช้องค์ประกอบ 2I-NOT กับตัวสะสมแบบเปิด) สร้างพัลส์ในช่วงความถี่ที่หลากหลาย - ตั้งแต่ไม่กี่เฮิรตซ์ไปจนถึงหลายกิโลเฮิรตซ์ การพึ่งพาความถี่ f (kHz) กับความจุ

ตัวเก็บประจุ C1 (pF) แสดงโดยสูตรโดยประมาณ
- รอบการทำงานของแรงดันพัลส์เกือบเท่ากับ 2 เมื่อแรงดันไฟฟ้าของแหล่งจ่ายไฟลดลง 0.5 V ความถี่ของพัลส์ที่สร้างขึ้นจะลดลง 20%

ข้าว. 1.4 – ตัวสร้างพัลส์บนชิป K155LA8

2) การเปลี่ยนแปลงความถี่ของพัลส์ที่สร้างขึ้นอย่างกว้างขวาง (ประมาณ 50,000 ครั้ง) นั้นมาจากอุปกรณ์ด้านล่าง (รูปที่ 1.5) ความถี่พัลส์ขั้นต่ำที่นี่คือประมาณ 25 Hz ระยะเวลาของพัลส์ถูกควบคุมโดยตัวต้านทาน R 1 ความถี่ของการทำซ้ำสามารถกำหนดได้จากสูตร:

ข้าว. 1.5 - เครื่องกำเนิดพัลส์พร้อมระยะเวลาที่ปรับได้

3) สามารถปรับระยะเวลาของพัลส์ได้ด้วยตัวต้านทานผันแปร R 2 (รอบการทำงานแตกต่างกันไปตั้งแต่ 1.5 ถึง 3) และความถี่ด้วยตัวต้านทาน R 1 (ดูรูปที่ 1.6) ตัวอย่างเช่น ในเครื่องกำเนิดไฟฟ้าที่มี C 1 = 0.1 μF โดยไม่รวมตัวต้านทาน R 2 เฉพาะตัวต้านทาน R 1 เท่านั้น ความถี่ของพัลส์ที่สร้างขึ้นสามารถเปลี่ยนจาก 8 เป็น 125 kHz เพื่อให้ได้ช่วงความถี่ที่แตกต่างกันจำเป็นต้องเปลี่ยนความจุของตัวเก็บประจุ C 1

ข้าว. 1.6 – เครื่องกำเนิดพัลส์พร้อมระยะเวลาที่ปรับได้

4) เมื่อใช้อุปกรณ์ดิจิทัลเพื่อวัตถุประสงค์ต่าง ๆ มักจำเป็นต้องสร้างพัลส์สั้น ๆ ตามขอบของสัญญาณอินพุต โดยเฉพาะอย่างยิ่ง พัลส์ดังกล่าวใช้เพื่อรีเซ็ตตัวนับเป็นพัลส์การซิงโครไนซ์เมื่อเขียนข้อมูลไปยังรีจิสเตอร์ ฯลฯ เมื่อแรงดันไฟฟ้า Uin เปลี่ยนจากต่ำไปสูง การลดลงนี้จะถูกส่งโดยไม่ล่าช้าไปยังอินพุต 13 ขององค์ประกอบ DD1.4 ในเวลาเดียวกัน

เวลาที่อินพุต 12 ขององค์ประกอบ DD1.4 แรงดันไฟฟ้าระดับสูงจะถูกคงไว้ในช่วงเวลาของการแพร่กระจายสัญญาณผ่านองค์ประกอบ DD1.1-DD1.3 (ประมาณ 75 ns) เป็นผลให้ในช่วงเวลานี้แรงดันเอาต์พุตของอุปกรณ์ยังคงต่ำ จากนั้นแรงดันไฟฟ้าจะถูกตั้งค่าเป็นต่ำที่อินพุต 12 และสูงที่เอาต์พุตของอุปกรณ์ ดังนั้นจึงเกิดพัลส์ลบสั้น ๆ ซึ่งด้านหน้าตรงกับด้านหน้าของแรงดันไฟฟ้าขาเข้า ในการใช้อุปกรณ์ดังกล่าวเพื่อสร้างพัลส์ลบที่จุดตัดของสัญญาณอินพุตนั้นจะต้องเสริมด้วยอินเวอร์เตอร์ตัวอื่น แผนภาพและไดอะแกรมกำหนดเวลาของการทำงานของอุปกรณ์ดังกล่าวแสดงไว้ในรูปที่ 1 1.7.

ข้าว. 1.7 - แผนภาพวงจรและกำหนดเวลาของเครื่องกำเนิดพัลส์เชิงลบแบบสั้นโดยพิจารณาจากแรงดันไฟฟ้าตกเชิงบวก / ลบที่อินพุต

รูปที่ 1.8 แสดงวงจรและแผนภาพเวลาของการทำงานของตัวสร้างพัลส์ตามขอบนำและขอบตกของสัญญาณอินพุต

ข้าว. 1.8 พัลส์เกิดขึ้นที่ขอบและการตกของสัญญาณอินพุต

5) ปัญหาในการสร้างสัญญาณดิจิทัลของความถี่และรอบการทำงานที่กำหนดสามารถแก้ไขได้โดยใช้เครื่องสั่นเดี่ยว (รูปที่ 1.9) ซีรีส์ K155 ยังมีไมโครวงจร K155AG3 อีกด้วย แผนภาพเวลาของการทำงานแสดงไว้ในรูปที่ 1 1.10. ประกอบด้วยเครื่องสั่นเดี่ยวสองตัวในตัวเครื่องเดียว ตัวเลือกสำหรับการเชื่อมต่อองค์ประกอบเวลาภายนอกและแผนภาพเวลาของโมโนไวเบรเตอร์จะแสดงอยู่ในรูปภาพ โมโนสเตเบิลยังถูกกระตุ้นโดยการลดลงเชิงลบของสัญญาณอินพุตที่อินพุต A โดยมีระดับสูงที่อินพุต B และ R หรือแรงดันไฟฟ้าตกเชิงบวกที่อินพุต B โดยมีระดับต่ำที่อินพุต A และระดับสูงที่อินพุต R ระยะเวลาพัลส์ t และ1 ถูกกำหนดโดยค่าคงที่เวลาของวงจรไทม์มิ่ง แต่สามารถลดลงได้โดยใช้แรงดันไฟฟ้าระดับต่ำกับอินพุต R ที่ t และ2

ข้าว. 1.9 – ตัวเลือก Pulse Shaper โดยใช้ monostable

ข้าว. 1.10 – แผนภาพเวลาการทำงานของวงจร K155AG3

6) เครื่องกำเนิดสัญญาณดิจิทัลสามารถสร้างได้โดยใช้ LSI เฉพาะทาง อย่างไรก็ตาม ปัญหาประเภทนี้ส่วนใหญ่สามารถแก้ไขได้โดยใช้องค์ประกอบมาตรฐานโดยไม่ต้องใช้ไมโครคอนโทรลเลอร์

1.2 บัสระบบ ISA

1.2.1 คุณลักษณะบัสระบบ

คุณสมบัติบัสระบบคือ

ISA (จากสถาปัตยกรรมมาตรฐานอุตสาหกรรมภาษาอังกฤษ บัส ISA อ่านว่า ay-say) เป็นบัสอินพุต/เอาท์พุต 8 หรือ 16 บิตสำหรับคอมพิวเตอร์ที่รองรับ IBM PC ใช้เชื่อมต่อการ์ดเอ็กซ์แพนชันมาตรฐาน ISA โครงสร้างทำในรูปแบบของขั้วต่อ 62 หรือ 98 พินบนเมนบอร์ด

ด้วยการถือกำเนิดของมาเธอร์บอร์ด ATX บัส ISA จึงหยุดใช้กันอย่างแพร่หลายในคอมพิวเตอร์แม้ว่าจะมีบอร์ด ATX ที่มี AGP 4x, 6 PCI และพอร์ต ISA หนึ่ง (หรือสองพอร์ต) แต่ปัจจุบันยังสามารถพบได้ในคอมพิวเตอร์ AT รุ่นเก่า เช่นเดียวกับในคอมพิวเตอร์อุตสาหกรรม

ISA ถูกใช้ใน IBM PC เครื่องแรกในปี 1981 และในเวอร์ชัน 16 บิตที่ได้รับการปรับปรุงในคอมพิวเตอร์ IBM PC/AT ในปี 1984 ปัจจุบัน บัส ISA ได้ให้ทางกับบัส PCI และ AGP ส่วนขยายกราฟิกแล้ว ยิ่งไปกว่านั้น AGP ถูกแทนที่ด้วยบัส PCI-Express ที่ค่อนข้างมีแนวโน้มแล้ว อย่างไรก็ตาม ในคอมพิวเตอร์อุตสาหกรรมและคอมพิวเตอร์ประสิทธิภาพสูงแบบฝัง บัส ISA “โบราณ” (พร้อมด้วย EISA) นี้เป็นบัสหลัก เหตุผลในการนี้มีดังนี้:

    ความน่าเชื่อถือสูง ความสามารถในวงกว้าง ความเข้ากันได้ บัสนี้เร็วกว่าอุปกรณ์ต่อพ่วงส่วนใหญ่ที่เชื่อมต่ออยู่

    จำนวนระบบที่ใหญ่ที่สุดเนื่องจากราคาต่ำ

    แอพพลิเคชั่นที่หลากหลาย

    ความเร็วในการส่งข้อมูลสูงสุด 2 Mbit/s;

    ภูมิคุ้มกันเสียงที่ดี

    อุปกรณ์และซอฟต์แวร์ที่รองรับจำนวนมาก (ต้องขอบคุณส่วนประกอบจากผู้ผลิตหลายรายที่สามารถใช้แทนกันได้)

ISA บัสมีสองเวอร์ชัน ซึ่งมีจำนวนบิตข้อมูลต่างกัน: เวอร์ชัน 8 บิต (เก่า) และ 16 บิต (ใหม่) เวอร์ชันเก่าทำงานที่ความถี่สัญญาณนาฬิกา 4.77 MHz ในคอมพิวเตอร์พีซีและคลาส XT เวอร์ชันใหม่ใช้ในคอมพิวเตอร์คลาส AT ที่ความถี่สัญญาณนาฬิกา 6 และ 8 MHz ต่อมามีการบรรลุข้อตกลงเรื่องความเร็วสัญญาณนาฬิกาสูงสุดมาตรฐานที่ 8.33 MHz สำหรับรถโดยสารทั้งสองเวอร์ชัน เพื่อให้มั่นใจว่าสามารถใช้งานร่วมกันได้ บางระบบอนุญาตให้ใช้บัสได้เมื่อทำงานที่ความถี่สูง แต่การ์ดอะแดปเตอร์บางรุ่นไม่สามารถทนต่อความเร็วดังกล่าวได้ ใช้เวลาตั้งแต่ 2 ถึง 8 รอบนาฬิกาในการส่งข้อมูลบนบัส คุณสามารถกำหนดอัตราการถ่ายโอนข้อมูลสูงสุดบนบัส ISA (คือ 8 MB/s):

แบนด์วิธของบัส 8 บิตน้อยกว่า 2 เท่า (4 MB/s) ค่าปริมาณงานเหล่านี้เป็นค่าทางทฤษฎี ในทางปฏิบัติปรากฎว่าน้อยกว่าทฤษฎีประมาณ 2 เท่า แต่ไม่ได้ป้องกันบัส ISA ไม่ให้ทำงานเร็วกว่าอุปกรณ์ต่อพ่วงส่วนใหญ่ที่เชื่อมต่ออยู่

คุณสมบัติที่โดดเด่นของยาง คือ :

1. ความแตกต่างที่เป็นคุณลักษณะระหว่าง ISA คือสัญญาณนาฬิกาไม่ตรงกับสัญญาณนาฬิกาของโปรเซสเซอร์ ดังนั้นอัตราแลกเปลี่ยนผ่านสัญญาณดังกล่าวจึงไม่สมส่วนกับความถี่สัญญาณนาฬิกาของโปรเซสเซอร์

2. บัส ISA หมายถึงดีมัลติเพล็กซ์ (เช่น มีแอดเดรสและบัสข้อมูลแยกกัน) บัสระบบความเร็วปานกลาง 16 บิต การแลกเปลี่ยนจะดำเนินการในข้อมูล 8- หรือ 16 บิต

3. มีการจัดการการเข้าถึงหน่วยความจำคอมพิวเตอร์และอุปกรณ์อินพุต/เอาท์พุตแยกต่างหากบนทางหลวง (มีสัญญาณพิเศษสำหรับสิ่งนี้)

4. จำนวนหน่วยความจำสูงสุดที่สามารถระบุตำแหน่งได้คือ 17 MB (24 บรรทัดที่อยู่)

5. พื้นที่ที่อยู่สูงสุดสำหรับอุปกรณ์ I/O คือ 64 KB (16 บรรทัดที่อยู่) แม้ว่าการ์ดเอ็กซ์แพนชันเกือบทั้งหมดที่มีอยู่จะใช้เพียง 10 บรรทัดที่อยู่ (1 KB)

6. แกนหลักรองรับการสร้างหน่วยความจำแบบไดนามิก การขัดจังหวะในแนวรัศมี และการเข้าถึงหน่วยความจำโดยตรง

7. อนุญาตให้จับภาพทางหลวงด้วยอุปกรณ์ภายนอก

8. ตรรกะเชิงบวกเกี่ยวกับแอดเดรสและบัสข้อมูล เช่น หนึ่งสอดคล้องกับระดับแรงดันไฟฟ้าสูงและศูนย์สอดคล้องกับระดับแรงดันไฟฟ้าต่ำ แรงดันไฟฟ้า 4 ระดับ: +5V, -5V, +12V และ -12V

9. ช่วงของที่อยู่หน่วยความจำที่มีอยู่ถูกจำกัดโดยภูมิภาค UMA (Unified Memory Architecture - สถาปัตยกรรมหน่วยความจำแบบครบวงจร ช่วงของที่อยู่ I/O ถูกจำกัดไว้ด้านบนด้วยจำนวนบิตที่อยู่ที่ใช้สำหรับการถอดรหัส ขีดจำกัดล่างถูกจำกัดด้วย ขอบเขตของที่อยู่ 0-FFh ที่สงวนไว้สำหรับอุปกรณ์บอร์ดระบบ ในพีซี มีการนำการกำหนดแอดเดรส I/O 10 บิตมาใช้ โดยอุปกรณ์จะละเว้นบรรทัดที่อยู่ A ดังนั้น ช่วงที่อยู่ของอุปกรณ์บัส ISA จึงถูกจำกัดไว้ พื้นที่ 100h-3FFh นั่นคือที่อยู่ทั้งหมด 758 รายการของการลงทะเบียน 8 บิต บางส่วนของที่อยู่เหล่านี้ยังถูกอ้างสิทธิ์โดยอุปกรณ์ระบบ ต่อมาก็เริ่มใช้การกำหนดแอดเดรส 12 บิต (ช่วง 100h-FFFh) แต่ เมื่อใช้งานจำเป็นต้องคำนึงถึงความเป็นไปได้ที่จะมีอยู่บนบัสของอะแดปเตอร์ 10 บิตเก่าที่จะ "ตอบสนอง" ไปยังที่อยู่ด้วยบิต A ที่สอดคล้องกันในพื้นที่ที่ถูกต้องทั้งหมดสี่ครั้ง สมาชิกบัส ISA-8 สามารถมี IRQ (คำขอขัดจังหวะ) ได้สูงสุด 6 บรรทัด สำหรับ ISA-16 จำนวนถึง 11 สมาชิก Bus สามารถใช้ช่องสัญญาณ DMA 8 บิตได้สูงสุดสามช่อง และบนบัส 16 บิตก็สามารถทำได้ มีช่องสัญญาณ 16 บิตเพิ่มอีกสามช่อง

การออกแบบบัสที่พบบ่อยที่สุดคือตัวเชื่อมต่อ (สล็อต) ที่ติดตั้งบนเมนบอร์ดคอมพิวเตอร์ซึ่งทั้งหมดมีหน้าสัมผัสชื่อเดียวกันเชื่อมต่อถึงกันนั่นคือ ตัวเชื่อมต่อทั้งหมดมีความเท่าเทียมกันอย่างแน่นอน คุณสมบัติพิเศษของการออกแบบแกนหลักคือ การ์ดเอ็กซ์แพนชัน (บอร์ดลูก) ที่เชื่อมต่อกับขั้วต่อสามารถมีได้หลายขนาด (ความยาวของบอร์ดถูกจำกัดจากด้านล่างด้วยขนาดของขั้วต่อ และจากด้านบนด้วยความยาวของ เคสคอมพิวเตอร์).

บัส 8 บิตคือ

บัสนี้ใช้ใน IBM PC เครื่องแรก แต่ในทางปฏิบัติแล้วไม่ได้ใช้ในระบบใหม่ บอร์ดอะแดปเตอร์ที่มีหน้าสัมผัสเคลือบทอง 62 ชิ้นถูกเสียบเข้าไปในขั้วต่อ ตัวเชื่อมต่อได้รับการจัดสรร 8 บรรทัดข้อมูลและ 20 บรรทัดที่อยู่ ซึ่งช่วยให้คุณสามารถระบุที่อยู่หน่วยความจำสูงสุด 1 MB แผงอะแดปเตอร์สำหรับบัส ISA 8 บิตมีขนาดต่อไปนี้: ความสูง – 4.2″ (106.68 มม.) ความยาว – 13.13″ (333.3 มม.) ความหนา – 0.5″ (12.7 มม.) การกำหนดพินและตัวเชื่อมต่อของบัส ISA 8 บิตแสดงไว้ในรูปที่ 1 1.11.

ข้าว. 1.11 - การกำหนดพินและตัวเชื่อมต่อของบัส ISA 8 บิต

ต้องจ่ายสัญญาณเลือกบอร์ด –CARD SLCTD ไปที่ขา B8 ความจริงก็คือในคอมพิวเตอร์ระดับ XT และแล็ปท็อประดับพีซีไม่สามารถใส่บอร์ดทั้งหมดลงในช่อง 8 ได้ (ใกล้กับแหล่งพลังงานมากที่สุด) ตัวอย่างเช่น สามารถเสียบแป้นพิมพ์/บอร์ดจับเวลาจากพีซี 3270 เข้าไปที่นั่นได้ บอร์ดเหล่านี้มีข้อกำหนดการซิงโครไนซ์ที่แตกต่างกันสำหรับสล็อตนี้ ซึ่งได้รับจากสัญญาณนาฬิกาพิเศษ

บัส 16 บิตคือ

ปรากฏในคอมพิวเตอร์ PC/AT ที่มีขั้วต่อขยายคู่ สามารถเสียบการ์ด 8 บิตเข้าไปในส่วนหลักของตัวเชื่อมต่อ 16 บิตได้ มีคุณลักษณะ 2 ประการที่ทำให้ไม่สามารถเสียบบอร์ดเข้ากับขั้วต่อกลับด้านได้:

คีย์ - ช่องเจาะในบอร์ดอะแดปเตอร์ซึ่งเมื่อติดตั้งแล้วจะเกิดขึ้นพร้อมกันหรือไม่ตรงกับส่วนที่ยื่นออกมาของขั้วต่อ

ความยาวต่างกันของขั้วต่อบัสทั้งสองส่วน

หน้าสัมผัสเพิ่มเติมที่ปรากฏเนื่องจากการเพิ่มความกว้างของบัสจะเชื่อมต่อกับหน้าสัมผัส 36 จุดของส่วนที่สองของตัวเชื่อมต่อ ผู้ติดต่อหนึ่งหรือสองคนในส่วนหลักมีวัตถุประสงค์ที่แตกต่างกัน

ในอะแดปเตอร์รุ่นเก่าบางรุ่น ส่วนหนึ่งของขอบด้านล่างที่ไม่มีหน้าสัมผัสที่พิมพ์ออกมา จะยื่นออกมาด้านล่าง และใช้สำหรับติดตั้งองค์ประกอบหรือสายไฟ

ตัวนำ หลังจากติดตั้งอะแดปเตอร์ดังกล่าวเข้ากับตัวเชื่อมต่อแล้ว ขอบนี้จะสัมผัสกับพื้นผิวของเมนบอร์ดจริงๆ หากมีส่วนขยายของขั้วต่อบัสในส่วนนี้ของเมนบอร์ด แสดงว่าไม่สามารถเสียบอะแดปเตอร์ได้ สำหรับการ์ดดังกล่าวจะมีตัวเชื่อมต่อสองตัวที่ไม่มีส่วนขยาย 16 บิต

บอร์ดอะแดปเตอร์คลาส AT ทั่วไปมีขนาดดังต่อไปนี้: ความสูง – 4.8″ (121.92 มม.) ความยาว – 13.13″ (333.3 มม.) ความหนา – 0.5″ (12.7 มม.) การกำหนดพินและตัวเชื่อมต่อของบัส ISA 16 บิตแสดงไว้ในรูปที่ 1 1.12.

ข้าว. 1.12 - พินเอาท์บัส ISA 16 บิต

องค์ประกอบและวัตถุประสงค์ของสายรถเมล์คือ

สายรถเมล์ ISA ทั้งหมดสามารถแบ่งออกเป็นหกกลุ่ม:

    สายข้อมูล

    บรรทัดที่อยู่

    สายควบคุม

    สายการเข้าถึงหน่วยความจำโดยตรง

    ขัดจังหวะสายบริการ

    สายไฟและสายเสริม

การกำหนดและวัตถุประสงค์ของเส้นมีดังนี้

1) AEN - เปิดใช้งานที่อยู่ - ใช้ในโหมด DMA เพื่อแจ้งให้การ์ดเอ็กซ์แพนชันทั้งหมดทราบว่าวงจร DMA อยู่ระหว่างดำเนินการ ติดตั้งและถอดออกคู่ขนานกับที่อยู่

2) BALE - สลักที่อยู่เปิดใช้งานบัฟเฟอร์ ที่อยู่บิตสัญญาณแฟลช การตั้งค่าระดับสูงบ่งบอกถึงจุดเริ่มต้นของวงจรบัสและจุดเริ่มต้นของการออกที่อยู่ที่ถูกต้อง (แต่ยังไม่ได้กำหนด) ให้กับบรรทัดที่อยู่ ขอบที่ตกลงของสัญญาณบ่งชี้ว่ามีการตั้งค่าที่อยู่และใช้เพื่อจัดเก็บ (“latched”) สถานะของบรรทัด SAOO...SA19 และ LA17...LA23 ในโมดูลหน่วยความจำ สเตจเอาท์พุตประเภท TTL

3) I/O CH RDY (ช่อง I/O พร้อม - ความพร้อมของช่องอินพุต/เอาต์พุต) สัญญาณนี้ซึ่งโดยปกติแล้วจะอยู่ในระดับสูง จะถูกขับเคลื่อนโดยหน่วยความจำหรืออุปกรณ์ภายนอกเพื่อให้วงจรการเข้าถึงยาวนานขึ้น อุปกรณ์ที่ช้าใดๆ ที่ใช้สัญญาณนี้จะต้องอยู่ในระดับต่ำจนกว่าจะดำเนินการจดจำที่อยู่และดำเนินการคำสั่งอ่านหรือเขียน วงจรการสื่อสารเพื่อตอบสนองต่อการลบสัญญาณจะถูกขยายตามจำนวนรอบสัญญาณนาฬิกาของสัญญาณ SYSCLK จำนวนเต็ม เส้นไม่ควรต่ำเกิน 15 µs และควรขับเคลื่อนด้วยอุปกรณ์ open collector

4) -DACK0...-DACK7. (คำขอ DMA รับทราบ - การยืนยันคำขอ DMA) สัญญาณยืนยันการเข้าถึงโดยตรง สัญญาณถูกสร้างขึ้นโดยตัวควบคุม DMA สเตจเอาท์พุตประเภท TTL

5) DRQ0...DRQ7 (คำขอ DMA - คำขอ DDP) สัญญาณคำขอเข้าถึงหน่วยความจำโดยตรง สัญญาณถูกสร้างขึ้นโดยอุปกรณ์ I/O คอนโทรลเลอร์ DMA รับรู้คำขอ และในการแลกเปลี่ยนครั้งเดียว จะถูกรีเซ็ตพร้อมกับการมาถึงของสัญญาณ DACK i ที่สอดคล้องกัน

6) -I/O CH CK (การตรวจสอบช่อง I/O - ข้อผิดพลาดอินพุต/เอาต์พุต) สัญญาณถูกสร้างขึ้นโดยผู้ดำเนินการใดๆ - อุปกรณ์อินพุต/เอาต์พุตหรือหน่วยความจำเพื่อแจ้งให้ต้นแบบทราบเกี่ยวกับข้อผิดพลาด เช่น ข้อผิดพลาดของพาริตีในโมดูลหน่วยความจำ ประเภทสเตจเอาต์พุตคือตัวรวบรวมแบบเปิด

7) -I/O CS16. (รอบ I/O เลือก 16 - เลือกรอบ 16 บิตสำหรับอุปกรณ์ I/O) สัญญาณถูกสร้างขึ้นโดยอุปกรณ์ I/O เพื่อบอกมาสเตอร์ว่าสามารถจัดการข้อมูล 16 บิตได้ ประเภทสเตจเอาท์พุต - โอเพ่นคอลเลคเตอร์

8) -ไอโออาร์ (การอ่าน I/O - การอ่านจากอุปกรณ์ I/O) สัญญาณ Strobe สำหรับอ่านข้อมูลจากอุปกรณ์อินพุต/เอาท์พุต ประเภทสเตจเอาท์พุต - สามสถานะ

9) -ไอโอวี. (การเขียน I/O - การเขียนไปยังอุปกรณ์ I/O) สัญญาณแฟลชที่ใช้กำหนดช่วงเวลาเมื่อเป็นไปได้ที่จะเริ่มบันทึกข้อมูลที่ตั้งค่าโดยต้นแบบ

10) IRQ3...IRQ7, IRQ9...IRQ12, IRQ14, IRQ15 (คำขอขัดจังหวะ - คำขอขัดจังหวะ) สัญญาณถูกสร้างขึ้นโดยอุปกรณ์ที่ขอบัสเพื่อแลกเปลี่ยน คำร้องขอการขัดจังหวะจะถูกส่งไปยังอินพุตของตัวควบคุมการขัดจังหวะที่อยู่บนแผงระบบ หากไม่ได้ปิดกั้นระดับที่เกี่ยวข้อง ขอบที่เพิ่มขึ้นของ IRQ i จะทำให้โปรเซสเซอร์หยุดชะงักและเปลี่ยนไปใช้เซอร์วิสโปรแกรมสำหรับคำขอที่เกี่ยวข้อง ต้องรักษา IRQ ในระดับสูงไว้จนกว่าสัญญาณยืนยันการขัดจังหวะจากโปรเซสเซอร์กลางจะมาถึงตัวควบคุมการขัดจังหวะ

11) LA17..LA23. (Latchable Address - ที่อยู่ที่ต้องจดจำในตัวดำเนินการ) สัญญาณสามารถสร้างได้โดย CPU, ตัวควบคุม DMA หรือต้นแบบบนบอร์ดส่วนขยาย สัญญาณนี้ใช้เพื่อระบุโมดูลหน่วยความจำความเร็วสูงบนบัส โดยขยายพื้นที่ที่อยู่ได้สูงสุด 16 MB ต่างจากสัญญาณ SA0...SA19 ซึ่งมีการรับประกันค่าสถานะคงตัวตลอดวงจรบัสทั้งหมด สัญญาณ LA17...LA23 จะได้รับจากมาสเตอร์เฉพาะเมื่อระดับสัญญาณ BALE สูงเท่านั้น

12) -อาจารย์ (ปรมาจารย์ - ปรมาจารย์). สัญญาณถูกสร้างขึ้นโดยต้นแบบบนบอร์ดขยาย ด้วยระดับสัญญาณต่ำ การ์ดเอ็กซ์แพนชันตัวใดตัวหนึ่งรายงานว่าควบคุมบัส - เป็นการ์ดหลัก

13) -MEM CS16. (เลือกชิป MEMory 16 บิต - หน่วยความจำ 16 บิต) เมื่อระดับสัญญาณต่ำ โมดูลหน่วยความจำที่กำลังเข้าถึงจะแจ้งให้มาสเตอร์ทราบว่าสามารถรองรับการถ่ายโอนแบบ 16 บิตโดยมีสถานะรอเพียงสถานะเดียวในรอบการแลกเปลี่ยนปัจจุบัน

14) -MEMR,SMEMR. (MEMory Read, System MEMory Ready - การอ่านจากหน่วยความจำ) สัญญาณสามารถสร้างขึ้นโดย CPU หรือโดยมาสเตอร์บนบอร์ดส่วนขยาย สัญญาณถูกใช้เพื่อขอให้อ่านข้อมูลจากหน่วยความจำ ที่อยู่ในโซนขนาดสูงสุด 1 MB สามารถเข้าถึงได้ด้วยสัญญาณ SMEMR และ MEMR ที่ใช้งาน (ต่ำ) มากกว่า 1 MB - โดยมีสัญญาณ SMEMR ที่ไม่ใช้งาน (สูง) และสัญญาณ MEMR ที่ใช้งาน (ต่ำ)

15) -เม็ม, สเมม. (MEMory Write, System MEMory Write - การเขียนลงหน่วยความจำ) สัญญาณถูกสร้างขึ้นโดย CPU หรือมาสเตอร์บนบอร์ดขยาย สัญญาณการเขียนหน่วยความจำเหลือน้อยบ่งชี้ถึงการเริ่มต้นรอบการเขียน ที่อยู่ในโซนขนาดสูงสุด 1 MB สามารถเข้าถึงได้โดยใช้งาน (ต่ำ) -SMEMW และ -MEMW สูงกว่า 1 MB - โดยใช้งานไม่ได้ (สูง) -SMEMW และใช้งาน (ต่ำ) -MEMW

16) สสส. (OSCillator - เครื่องกำเนิดสัญญาณนาฬิกา) สัญญาณถูกสร้างขึ้นโดยหน่วยประมวลผลกลาง สัญญาณที่มีความถี่ 14.31818 MHz และรอบการทำงาน 50% โดยทั่วไปจะไม่ซิงโครไนซ์กับความเร็วสัญญาณนาฬิกาของโปรเซสเซอร์

17) -OWS. (0 สถานะการรอ - 0 รอบการรอ) สัญญาณถูกกำหนดโดยผู้ดำเนินการเพื่อแจ้งให้ต้นแบบทราบถึงความจำเป็นในการดำเนินการรอบการแลกเปลี่ยนโดยไม่ต้องใส่รอบการรอ หากระยะเวลาของรอบมาตรฐานนั้นยาวนาน สร้างขึ้นหลังจากสัญญาณ BALE ต่ำ ต้องซิงโครไนซ์กับสัญญาณ SYSCLK ประเภทสเตจเอาต์พุตคือตัวรวบรวมแบบเปิด

18) -รีเฟรช (รีเฟรช - การสร้างใหม่) สัญญาณถูกสร้างขึ้นโดยตัวควบคุมการสร้างใหม่เพื่อแจ้งอุปกรณ์ทั้งหมดที่เชื่อมต่อกับแบ็คโบนว่าไดนามิก RAM ของคอมพิวเตอร์กำลังถูกสร้างใหม่ (ทุกๆ 15 μs)

19) รีเซ็ต (รีเซ็ต - รีเซ็ต) สัญญาณรีเซ็ต ซึ่งเป็นระดับสูง (ใช้งานอยู่) ซึ่งจะทำให้อุปกรณ์ทั้งหมดกลับสู่สถานะดั้งเดิม สัญญาณถูกสร้างขึ้นโดยโปรเซสเซอร์กลางเมื่อมีการเปิดหรือปิดเครื่องตลอดจนเมื่อกดปุ่ม RESET

20) SA0...SA19. (ที่อยู่ระบบ - บัสที่อยู่ระบบ) สัญญาณถูกสร้างขึ้นโดย CPU, ตัวควบคุม DMA หรือโมดูลหน่วยความจำ ทำหน้าที่ระบุที่อยู่อุปกรณ์ I/O และหน่วยความจำ เรียกอีกอย่างว่าบิตที่อยู่แบบสลักเนื่องจากสามารถใช้ได้ตลอดวงจรการแลกเปลี่ยนทั้งหมด ใช้เพื่อถ่ายโอนที่อยู่หน่วยความจำที่มีนัยสำคัญน้อยที่สุด 20 บิต (ที่อยู่มีทั้งหมด 24 บิต)

21) -สบส. (System Bus High Enable - เปิดใช้งานการส่งไบต์สูงบนบัส) สัญญาณจะกำหนดประเภทของรอบการถ่ายโอนข้อมูล - 8 หรือ 16 บิต ผลิตคู่ขนานกับสัญญาณ SA0...SA19 สัญญาณถูกสร้างขึ้นโดย CPU หรือโมดูลหน่วยความจำ ระดับสัญญาณต่ำบ่งบอกถึงการส่งข้อมูลไบต์สูงตามเส้น SD8...SD15 ประกอบกับสัญญาณ อบต. ทำให้สามารถกำหนดประเภทของรอบการเดินรถได้

ตารางที่ 1.1 – การกำหนดประเภทของวงจรการส่งข้อมูลบนบัส

22) SD0...SD7. (ข้อมูลระบบ - บัสข้อมูลระบบ ไบต์ต่ำ) สัญญาณถูกสร้างขึ้นโดย CPU, โมดูลหน่วยความจำ, ต้นแบบบนบอร์ดส่วนขยาย และโมดูลอุปกรณ์อินพุต/เอาต์พุต สายส่งบนบัสไบต์ข้อมูลต่ำ อุปกรณ์ 8 บิตต้องใช้เฉพาะบรรทัดเหล่านี้ในการถ่ายโอนข้อมูล หากซอฟต์แวร์รองรับการถ่ายโอนแบบ 16 บิตหรือ 32 บิตบนบัสข้อมูล 8 บิต เมนบอร์ดจะสร้างรอบการถ่ายโอนติดต่อกันสองหรือสี่รอบในบรรทัดเหล่านั้น

23) SD8...SD15 ข้อมูลระบบ (บัสข้อมูลระบบ ไบต์สูง) สัญญาณถูกสร้างขึ้นโดย CPU, โมดูลหน่วยความจำ, ต้นแบบบนบอร์ดส่วนขยาย และโมดูลอุปกรณ์อินพุต/เอาต์พุต ไบต์สูงของบัสข้อมูลระบบใช้สำหรับการถ่ายโอนข้อมูลโดยอุปกรณ์ 16 บิต

24) SYSCLK (นาฬิการะบบ, นาฬิกาบัส - สัญญาณนาฬิกาบัส) สัญญาณนาฬิการะบบพร้อมรอบการทำงาน 2 (คลื่นสี่เหลี่ยม) ในคอมพิวเตอร์ส่วนใหญ่ สัญญาณจะไม่ซิงโครไนซ์กับความถี่ของ CPU และความถี่ของมันคือ 8 MHz ประเภทสเตจเอาท์พุต - สามสถานะ

25) ทีซี (การนับเทอร์มินัล - การนับเสร็จสิ้น) สัญญาณถูกสร้างขึ้นโดยตัวควบคุม DMA และถูกใช้เมื่อเสร็จสิ้นการถ่ายโอนบล็อก สัญญาณจะรายงานความสมบูรณ์ของรอบสุดท้ายเมื่อส่งอาร์เรย์ข้อมูลผ่านช่อง DMA

เมื่อวิเคราะห์สัญญาณข้างต้นแล้ว เราสามารถสรุปได้ว่าการดำเนินการแลกเปลี่ยนบนบัสระบบ ISA ใดที่ดำเนินการกับอุปกรณ์

ฉัน/โอ ในโหมดซอฟต์แวร์และ DMA การดำเนินการ (รอบ) สี่ประเภทจะดำเนินการบนบัส ISA:

1 - เขียนการดำเนินการไปยังหน่วยความจำ

2 - อ่านการดำเนินการจากหน่วยความจำ

3 - การดำเนินการเขียนไปยังอุปกรณ์อินพุต/เอาท์พุต

4 - อ่านการดำเนินการจากอุปกรณ์อินพุต/เอาท์พุต

ลักษณะทางไฟฟ้าของบัสคือ

มาตรฐานบัส ISA กำหนดข้อกำหนดกระแสอินพุตและเอาต์พุตสำหรับเครื่องรับและแหล่งสัญญาณของการ์ดเอ็กซ์แพนชันแต่ละตัว ระยะเอาท์พุตของเครื่องส่งสัญญาณทางอากาศของระบบจะต้องสร้างกระแสระดับต่ำอย่างน้อย 24 mA (ซึ่งใช้กับเอาท์พุตทุกประเภท) และกระแสระดับสูงอย่างน้อย 3 mA (สำหรับเอาท์พุตไตรสเตตและ TTL ).

ระยะอินพุตของตัวรับสัญญาณระบบต้องใช้กระแสอินพุตระดับต่ำไม่เกิน 0.8 mA และกระแสอินพุตระดับสูงไม่เกิน 0.04 mA

นอกจากนี้จำเป็นต้องคำนึงว่าความยาวสูงสุดของตัวนำที่พิมพ์จากหน้าสัมผัสของขั้วต่อหลักถึงขาของวงจรไมโครไม่ควรเกิน 65 มิลลิเมตรและความจุสูงสุดสัมพันธ์กับกราวด์สำหรับหน้าสัมผัสของวงจรหลักแต่ละครั้ง ขั้วต่อไม่ควรเกิน 20 pF

ตัวต้านทานโหลดเชื่อมต่อกับสายหลักบางเส้น โดยไปที่พาวเวอร์บัส +5 V ตัวต้านทาน 4.7 kOhm เชื่อมต่อกับสาย -IOR, -IOW, -MEMR, -MEMW, -SMEMR, -SMEMW, -I/ O CH SK ไปยังบรรทัด -I/O CS 16, -MEM CS 16, -REFRESH, -MASTER, -OWS - 300 โอห์ม และไปยังบรรทัด I/O CH RDY - 1 kOhm นอกจากนี้ ตัวต้านทานแบบอนุกรมเชื่อมต่อกับสายบางเส้นของลำตัว: ตัวต้านทาน 22 โอห์มเชื่อมต่อกับสาย -IOR, -IOW, -MEMR, -MEMW, -SMEMR, -SMEMW และ OSC และตัวต้านทาน 27 โอห์มเชื่อมต่อกับ สาย SYSCLK

ตารางที่ 1.1 - คำอธิบายสัญญาณบัส ISA

การกำหนด

วัตถุประสงค์

ทิศทาง- ความคิด

ประเภทแหล่งที่มา

สัญญาณที่อยู่

แอลเอ<23...17>

สัญญาณที่อยู่

ความละเอียดไบต์สูงบนบรรทัด SD<15...8>

Strobe สำหรับเขียนที่อยู่ตามแนว LA

ความละเอียดของที่อยู่ แจ้งอุปกรณ์ว่าลูป DMA ทำงานบนบัส

บัสข้อมูล

อ่านหน่วยความจำ (อ่านหน่วยความจำภายในเมกะไบต์แรกของพื้นที่ที่อยู่)

เขียนลงในหน่วยความจำ (เขียนลงในหน่วยความจำภายในเมกะไบต์แรกของพื้นที่ที่อยู่)

การอ่านค่า UVV

บันทึกใน UVV

การเลือกวงจรหน่วยความจำ ระบุว่าหน่วยความจำเป็นแบบ 16 บิต

การเลือกวงจรสำหรับคลื่นอากาศแสดงว่าคลื่นอากาศเป็นแบบ 16 บิต

ความพร้อมของช่อง I/O ออกแบบมาเพื่อขยายวงจรการเข้าถึง

0 รอบการรอ

การฟื้นฟูหน่วยความจำ

เป็นผู้นำ.

ออกแบบมาเพื่อจับรถบัสด้วยบอร์ดภายนอก

การตรวจสอบช่อง I/O ข้อความแสดงข้อผิดพลาดร้ายแรง

กำลังรีเซ็ตอุปกรณ์

ความถี่ของระบบ

ความถี่เท่ากับ 14.3818 MHz<15,14,12,

11,10,9,7...3>

IRQ

คำขอขัดจังหวะ<7...5,3...0>

ดร.คิว

ขอแร็พ<7...5, 3...0>

แดสค์

การยืนยันแร็ป

สิ้นสุดการนับ DAP

บันทึก:

สัญลักษณ์ต่อไปนี้ใช้ในตาราง:

เครื่องหมาย "-" (ลบ) ก่อนการกำหนดสัญญาณหมายความว่าระดับที่ใช้งานอยู่ของสัญญาณนี้เป็นศูนย์ตรรกะ

I – สัญญาณเป็นอินพุตสำหรับบอร์ดภายนอก

O - สัญญาณส่งออกสำหรับบอร์ดภายนอก

I/O – สัญญาณเป็นทั้งอินพุตและเอาต์พุตสำหรับบอร์ดภายนอก

สาม - เอาต์พุตของไมโครวงจรที่มีสถานะเอาต์พุตที่อนุญาตสามสถานะ

TTL - เอาต์พุตของชิปลอจิกทรานซิสเตอร์ - ทรานซิสเตอร์

ตกลง - เอาต์พุตตัวรวบรวมแบบเปิด

ตาราง 1.2 แสดงคุณลักษณะทางไฟฟ้าของแหล่งสัญญาณบัส ISA

ตารางที่ 1.2 - คุณลักษณะทางไฟฟ้าของแหล่งสัญญาณบัส ISA

เครื่องส่ง

ตารางที่ 1.2 - คุณลักษณะทางไฟฟ้าของแหล่งสัญญาณบัส ISA

ผู้รับ

ผู้รับ

เครื่องส่ง

    หมายเหตุ:

    กระแสทั้งหมดในตารางแสดงเป็นมิลลิแอมป์ เครื่องหมาย "-" หน้าค่าปัจจุบันหมายความว่ากระแสไหลจากบอร์ดภายนอกเข้าสู่ช่องบัส

    เส้นที่มีเอาต์พุตแบบ open collector สามารถเชื่อมต่อกับอินพุต TTL ได้

ตามแนวเดียวกับเอาต์พุตแบบ Open Collector กระแส Ioh (กระแสไฟรั่ว) ไม่ควรเกิน 0.4 มิลลิแอมป์สำหรับแต่ละช่อง

1.2.2 คุณลักษณะการออกแบบโมดูลบัสระบบ

เมื่อพัฒนาโมดูล สิ่งจำเป็นก่อนอื่นคือต้องกำหนดข้อกำหนดและวิเคราะห์ฟังก์ชันที่คอมพิวเตอร์ต้องทำโดยใช้โมดูลนี้

เมื่อออกแบบส่วนประกอบทางอากาศที่รวมอยู่ในส่วนต่อประสานทางอากาศ จำเป็นต้องคำนึงถึงไดอะแกรมกำหนดเวลาของบัสระบบ ISA (รูปที่ 1.9) ช่วงเวลาที่สำคัญที่สุดในการออกแบบการระเบิดทางอากาศคือ:

    ความล่าช้าระหว่างการตั้งค่าที่อยู่และขอบนำของแฟลชแลกเปลี่ยน (อย่างน้อย 91 ns) - กำหนดเวลาในการรับรู้ที่อยู่โดยอุปกรณ์ทางอากาศที่ออกแบบ

    ระยะเวลาการแลกเปลี่ยนแฟลช (อย่างน้อย 176 ns)

    ความล่าช้าระหว่างขอบนำของสัญญาณ -IOR และการตั้งค่าข้อมูลการอ่านโดยสหรัฐอเมริกา (ไม่เกิน 110 ns) - กำหนดข้อกำหนดสำหรับประสิทธิภาพของบัฟเฟอร์ข้อมูลในอากาศ

    ความล่าช้าระหว่างขอบตกของสัญญาณ -IOW และการบันทึกข้อมูลที่บันทึกไว้ (อย่างน้อย 30 ns) - กำหนดข้อกำหนดสำหรับความเร็วของโหนดในอากาศที่ได้รับข้อมูล

แผนภาพบล็อกทั่วไปของส่วนต่อประสานทางอากาศประกอบด้วยโหนดต่อไปนี้ทั้งหมด (รูปที่ 1.13):

    บัฟเฟอร์อินพุต (ไม่จำเป็น);

    บัฟเฟอร์ข้อมูลแบบสองทิศทาง (โดยทั่วไปควรแบ่งออกเป็นสองส่วนสำหรับแต่ละไบต์)

    บัฟเฟอร์เอาต์พุตของสัญญาณควบคุม

    ตัวเลือกที่อยู่ (AS);

    โปรแกรมควบคุมประตูภายใน (STR);

    เครื่องกำเนิดสัญญาณแลกเปลี่ยนแบบอะซิงโครนัส I/O CH RDY (DK)

ข้าว. 1.13 - แผนภาพบล็อกทั่วไปของส่วนต่อประสานทางอากาศ

การจับคู่ทางไฟฟ้าใช้การบัฟเฟอร์ของสัญญาณระบบเพื่อให้แน่ใจว่ากระแสอินพุตและเอาต์พุตที่ต้องการ (ระดับแรงดันไฟฟ้า ISA - TTL) สำหรับการบัฟเฟอร์ ไมโครวงจรของเครื่องรับ เครื่องส่ง เครื่องรับส่งสัญญาณแบบฉีด เรียกอีกอย่างว่าบัฟเฟอร์หรือไดรเวอร์

เครื่องรับสัญญาณหลักจะต้องเป็นไปตามข้อกำหนดหลักสองประการ: กระแสอินพุตต่ำและความเร็วสูง (ต้องสามารถทำงานได้ภายในช่วงเวลาของรอบการแลกเปลี่ยนที่กำหนด) ข้อกำหนดสำหรับเครื่องรับนั้นเป็นไปตามชุดวงจรไมโครต่อไปนี้: KP1533 (SN74ALS), K555 (SN74LS) และ KP1554 (74AC) ค่าของกระแสอินพุตศูนย์แบบลอจิคัลสำหรับพวกมันคือ 0.2 mA, 0.4 mA และ 0.2 mA ตามลำดับและค่าของการหน่วงเวลาไม่เกิน 15 ns, 20 ns และ 10 ns ตามลำดับ ข้อกำหนดสำหรับเครื่องส่งสัญญาณ: กระแสเอาต์พุตสูงและความเร็วสูง บ่อยครั้งที่ต้องมีเอาต์พุตแบบสลับได้ (เช่น สำหรับบัสข้อมูล) นั่นก็คือ Open Collector หรือเอาต์พุตแบบไตรสเตต นี่เป็นเพราะความจำเป็นที่คลื่นอากาศจะเปลี่ยนไปสู่สถานะพาสซีฟในกรณีที่ไม่สามารถเข้าถึงได้ ข้อกำหนดสำหรับตัวรับส่งสัญญาณรวมถึงข้อกำหนดสำหรับเครื่องรับและเครื่องส่งสัญญาณ นั่นคือ กระแสอินพุตต่ำ กระแสเอาต์พุตสูง ความเร็วสูง และการปิดระบบบังคับ ของเอาท์พุท ควรสังเกตว่าในกรณีที่ง่ายที่สุด (เมื่อมีการปล่อยประจุน้อย) ตัวรับส่งสัญญาณสามารถสร้างขึ้นบนวงจรไมโครตัวรับและตัวส่งสัญญาณได้

ข้อกำหนดสำหรับตัวเลือกที่อยู่นั้นมีประสิทธิภาพสูง (ตัวเลือกที่อยู่ต้องมีความล่าช้าไม่เกินช่วงเวลาระหว่างการตั้งค่าที่อยู่และการเริ่มต้นของสัญญาณแฟลชแลกเปลี่ยน) ความสามารถในการเปลี่ยนที่อยู่ที่เลือกได้ (สำคัญโดยเฉพาะสำหรับอุปกรณ์ I/O เนื่องจากที่อยู่ฟรีจำนวนน้อย) และต้นทุนฮาร์ดแวร์ต่ำ

ต้องคำนึงว่าการแลกเปลี่ยนประเภทหลักผ่าน ISA คือการแลกเปลี่ยนแบบซิงโครนัส เช่น แลกเปลี่ยนตามจังหวะของนายโดยไม่คำนึงถึงความเร็วของนักแสดง อย่างไรก็ตาม การแลกเปลี่ยนแบบอะซิงโครนัสเป็นไปได้ โดยที่ตัวดำเนินการ "ช้า" จะระงับการทำงานของต้นแบบในขณะที่ดำเนินการคำสั่งที่จำเป็น ในกรณีนี้ จำเป็นต้องตั้งค่าสัญญาณ I/O CH RDY ซึ่งการลบออก (การตั้งค่าเป็นสถานะโลจิคัลเป็นศูนย์) บ่งชี้ว่านักแสดงไม่พร้อมที่จะสิ้นสุดวงจรการแลกเปลี่ยน

โมดูลจำนวนมากมีบัฟเฟอร์ RAM ซึ่งใช้สำหรับการจัดเก็บข้อมูลระดับกลางเมื่อถ่ายโอนจากคอมพิวเตอร์ไปยังอุปกรณ์ภายนอกหรือในทางกลับกัน บัฟเฟอร์ RAM ใช้ในสองกรณี: 1) กับอุปกรณ์ภายนอกที่ช้า:

ก) หากจำเป็นต้องรักษาอัตราเอาต์พุตข้อมูลให้คงที่ (การรับ)

b) เมื่อถ่ายโอนข้อมูลจำนวนมากเพื่อเพิ่มพื้นที่ว่างให้กับโปรเซสเซอร์สำหรับงานอื่น ๆ

2) หากอุปกรณ์ภายนอกทำงานเร็วและคอมพิวเตอร์ไม่สามารถให้ความเร็วที่จำเป็นสำหรับการรับ/ส่งออกข้อมูลได้

ด้วยการเข้าถึงบัฟเฟอร์ RAM แบบขนาน แต่ละเซลล์ RAM จะมีที่อยู่ของตัวเองในพื้นที่ที่อยู่ของคอมพิวเตอร์ (ที่เรียกว่าหน่วยความจำที่ใช้ร่วมกัน) โปรเซสเซอร์หลัก ตัวควบคุม DMA ฯลฯ) สามารถสื่อสารกับบัฟเฟอร์ RAM ได้เช่นเดียวกับหน่วยความจำระบบ โดยใช้วิธีการทั้งหมด วิธีการกำหนดแอดเดรสทั้งหมด และคำสั่งการประมวลผลบรรทัด หน้าต่างถูกจัดสรรในพื้นที่ที่อยู่หน่วยความจำ ISA ซึ่งมีการฉายที่อยู่บัฟเฟอร์ RAM

ด้วยการเข้าถึงตามลำดับ เซลล์ RAM บัฟเฟอร์ทั้งหมดจะถูกแมปกับที่อยู่เดียวในพื้นที่ที่อยู่ของคอมพิวเตอร์ เช่น เมื่อเข้าถึงที่อยู่เดียวกัน โปรเซสเซอร์จะเข้าถึงเซลล์ RAM บัฟเฟอร์ที่แตกต่างกันในเวลาที่ต่างกัน

พื้นฐานของโมดูลใดๆ คือ LSI ที่ตั้งโปรแกรมได้ อย่างไรก็ตาม มีวิธีอื่นๆ ในการสร้างอะแดปเตอร์อินเทอร์เฟซการสื่อสาร เช่น ตามวงจรลอจิกที่ตั้งโปรแกรมได้ (FPGA) หรือบนวงจรไมโครแบบธรรมดา อย่างไรก็ตาม ทางออกที่ดีที่สุดคือการใช้ LSI แบบพิเศษที่ตั้งโปรแกรมได้ ซึ่งเป็นที่เก็บหน่วยการทำงานทั้งหมดของโมดูล

1.3 ขั้นตอนการออกแบบโมดูล

จำเป็นต้องพัฒนาเครื่องกำเนิดสัญญาณดิจิทัลที่ตั้งโปรแกรมได้โดยมี 1 เอาต์พุตนั่นคือเครื่องกำเนิดพัลส์สี่เหลี่ยม ความถี่สูงสุดของสัญญาณเอาท์พุตคือ 2 MHz พารามิเตอร์ที่ตั้งโปรแกรมได้ - ความถี่และรอบการทำงาน ดังนั้นข้อมูลเอาท์พุตจะเป็นลำดับของพัลส์สี่เหลี่ยมซึ่งมีความถี่และรอบการทำงานที่แตกต่างกัน การแลกเปลี่ยนข้อมูลระหว่างพีซีและอุปกรณ์ภายนอกจะต้องได้รับการควบคุมโดยส่วนซอฟต์แวร์ของโมดูลที่กำลังพัฒนา

ตามหลักการทั่วไปของการพัฒนาวงจรอิเล็กทรอนิกส์และคุณลักษณะการออกแบบของอุปกรณ์อินพุต/เอาต์พุตสำหรับบัส ISA เราจะแบ่งงานออกเป็นหลายขั้นตอน:

    การสังเคราะห์วงจรโมดูลฮาร์ดแวร์ทั่วไป

    การเลือก LSI เฉพาะทาง

    การสังเคราะห์แผนภาพบล็อกโมดูล

    การเลือกพื้นที่ที่อยู่สำหรับพอร์ต I/O และหมายเลขขัดจังหวะ

    การสังเคราะห์แผนภาพวงจรโมดูล

    การพัฒนาส่วนซอฟต์แวร์ของโมดูลการเริ่มต้นอุปกรณ์ภายนอก

    การพัฒนาส่วนซอฟต์แวร์ของโมดูลควบคุมอุปกรณ์ภายนอก

1.4 บทสรุปของบทที่ 1

ในบทนี้ นอกเหนือจากบัสระบบ ISA แล้ว ยังมีการกล่าวถึงวิธีการบางอย่างในการสร้างเครื่องกำเนิดสัญญาณดิจิทัลด้วย ความแตกต่างที่สำคัญในตัวเลือกทั้งหมด ยกเว้นฮาร์ดแวร์ คือระยะเวลาและความถี่ของสัญญาณเอาท์พุต ตามงาน ความถี่เอาต์พุตสูงสุดของเครื่องกำเนิดไฟฟ้าควรเป็น 2 MHz แต่ไม่มีตัวเลือกใดตัวเลือกหนึ่งที่ตรงตามข้อกำหนดนี้ นอกจากนี้โมดูลที่กำลังพัฒนาจำเป็นต้องมีการดัดแปลงซอฟต์แวร์ของพารามิเตอร์สัญญาณเอาท์พุต ในวงจรข้างต้น คุณลักษณะของสัญญาณอาจได้รับอิทธิพลจากการเปลี่ยนแปลงความต้านทานหรือความจุ อย่างไรก็ตาม การใช้งานซอฟต์แวร์ตามแนวทางนี้เป็นเรื่องยากมากที่จะนำไปใช้ และเหนือสิ่งอื่นใด ต้นทุนจะเพิ่มขึ้นหลายครั้ง จากที่กล่าวมาข้างต้น ตัวเลือกที่พิจารณาสำหรับการสร้างเครื่องกำเนิดสัญญาณดิจิทัลไม่สามารถนำมาใช้ในโครงการนี้ได้ ทางออกของสถานการณ์นี้คือการใช้ไมโครคอนโทรลเลอร์ในโมดูลที่กำลังพัฒนา ซึ่งจะมีการคัดเลือกในบทถัดไป

2 การพัฒนาแผนภาพโมดูล

2.1 ข้อมูลทั่วไป

คอมพิวเตอร์ IBM PC ให้ความสามารถในการเชื่อมต่ออุปกรณ์เพิ่มเติมเข้ากับบัสระบบได้โดยตรง ในการดำเนินการนี้ มีการติดตั้งซ็อกเก็ตพิเศษ ("ช่อง") บนบอร์ดคอมพิวเตอร์หลัก ซึ่งสามารถเสียบการ์ดเพิ่มเติมที่ทำหน้าที่ที่ไม่ได้ระบุไว้ในการกำหนดค่าคอมพิวเตอร์ดั้งเดิมได้ ปัจจุบันมีการผลิตบอร์ดเพิ่มเติมหลายประเภทซึ่งทำหน้าที่ได้หลากหลายรวมถึงการขยายความสามารถในการสื่อสารระหว่างคอมพิวเตอร์และอุปกรณ์ภายนอก หากจำเป็นคุณสามารถสร้างบอร์ดดังกล่าวได้อย่างอิสระ โครงการหลักสูตรนี้จัดทำขึ้นเพื่อการพัฒนาบอร์ดประเภทนี้ประเภทหนึ่ง

แผนภาพทั่วไปของคอมพิวเตอร์ที่เข้ากันได้กับ IBM จากมุมมองของการใช้บัส ISA (รูปที่ 2.1) โดยมีเครื่องกำเนิดสัญญาณดิจิทัลที่ตั้งโปรแกรมได้เชื่อมต่ออยู่:

ข้าว. 2.1 – แผนภาพทั่วไปของคอมพิวเตอร์ที่เข้ากันได้กับ IBM จากมุมมองของการใช้บัส ISA

การกำหนด:

CPU - หน่วยประมวลผลกลาง

KRP – ตัวควบคุมการฟื้นฟูหน่วยความจำ

KPR – ตัวควบคุมการขัดจังหวะ

PB - ตัวสับเปลี่ยนไบต์

SP – หน่วยความจำระบบ

UVV – อุปกรณ์อินพุต/เอาท์พุต

โมดูลที่กำลังพัฒนามีการเชื่อมต่อเชิงโครงสร้างกับบัส ISA ดังนี้ (รูปที่ 2.2):

ข้าว. 2.2 – การจัดระเบียบของแบ็คเพลนบัส

2.2 การพัฒนาแผนภาพโมดูลทั่วไป

โมดูล (รูปที่ 2.3) มีส่วนประกอบดังต่อไปนี้:

    บล็อกอินเทอร์เฟซสำหรับเชื่อมต่อกับคอมพิวเตอร์ (พร้อมบัส ISA) ทำหน้าที่เชื่อมต่อโมดูลกับบัส ใช้เพื่อส่งสัญญาณควบคุมและข้อมูลระหว่างบัสและโมดูล ประกอบด้วยตัวเลือกที่อยู่และบัฟเฟอร์ข้อมูลระหว่าง VLSI และบัส ISA

    DTE – อุปกรณ์ปลายทางข้อมูล มีการจ่ายสัญญาณดิจิตอลที่ตั้งโปรแกรมโดยโมดูลไว้

ข้าว. 2.3 – แผนภาพทั่วไปของโมดูลบัส ISA

วงจรทั่วไปของเครื่องกำเนิดสัญญาณดิจิทัล (รูปที่ 2.4) มีบล็อกดังต่อไปนี้:

    ตัวเลือกที่อยู่ (SA)

    VLSI เฉพาะทาง

    บัฟเฟอร์ข้อมูลแบบสองทิศทาง (DB)

ข้าว. 2.4 – วงจรทั่วไปของเครื่องกำเนิดสัญญาณดิจิทัล

ตัวเลือกที่อยู่จะวิเคราะห์สัญญาณ -AEN (ไม่ว่าวงจรการเข้าถึงหน่วยความจำโดยตรงกำลังทำงานบนบัสในขณะนี้หรือไม่) และที่อยู่ที่ตั้งค่าไว้บนบัสที่อยู่ (SA) หากการเรียกไปที่บอร์ดที่ออกแบบ CA จะสร้างไฟแฟลชที่อนุญาตการทำงานของ VLSI และบัฟเฟอร์แบบสองทิศทางระหว่าง VLSI และบัส ISA VLSI โดยใช้สัญญาณอ่าน (-IOR) หรือเขียน (-IOW) อ่านหรือส่งข้อมูลไปยังบัสข้อมูล (SD) ลำดับข้อมูลมาถึงอุปกรณ์ปลายทางข้อมูล (DTE) ในรูปแบบสัญญาณดิจิทัล

2.3 การเลือก VLSI และคำอธิบายโครงสร้าง

หลังจากวิเคราะห์เอกสารอ้างอิงเกี่ยวกับ VLSI ต่างๆ แล้ว เราก็สามารถเน้นไมโครวงจร KR580VI53 ได้ ชิปนี้เป็นอุปกรณ์ที่สร้างการหน่วงเวลา (ตัวจับเวลา) ที่ควบคุมด้วยซอฟต์แวร์ การกำหนดกราฟิกทั่วไป (UGO) ของไมโครวงจรแสดงในรูปที่ 2.2 แผนภาพบล็อกแสดงในรูปที่ 2.3

รูปที่ 2.2 – UGO KR580VI53

รูปที่ 2.3 – แผนภาพบล็อกของ KR580VI53

วัตถุประสงค์ของหมุดไมโครวงจรแสดงไว้ในตาราง 2.1

ตาราง 2.1 – การกำหนดพินของไมโครวงจร KR580VI53

การกำหนด

ประเภทเอาต์พุต

การกำหนดหน้าที่ของพิน

อินพุต/เอาต์พุต

ช่องทางข้อมูล

CLK0, CLK1, CLK2

การซิงโครไนซ์ช่อง 0-2

ออก0, ออก1, ออก2

สัญญาณช่อง 0, 1, 2 ตามลำดับ

ประตู1 ประตู2 ประตู3

อินพุตควบคุมตัวนับ

สัญญาณการเลือกช่อง 0, 1, 2

การเลือกชิป

แรงดันไฟฟ้า 5V ± 5%

ไมโครวงจร KR580VI53 มีสามช่องสัญญาณที่เหมือนกันอิสระ: 0, 1, 2 พิจารณาวัตถุประสงค์ของส่วนประกอบหลัก

วงจรการเลือกช่องสัญญาณจะสร้างสัญญาณควบคุมสำหรับช่อง 0, 1, 2 การส่งข้อมูลภายในและภายนอก และการรับคำสั่งควบคุม

บัฟเฟอร์ช่องข้อมูลประกอบด้วยตัวเปลี่ยนรูปแบบสองทิศทางแปดตัวที่มีสถานะเอาต์พุตเป็น "ปิด" และอินเทอร์เฟซตัวจับเวลากับบัสข้อมูล MP ผ่านบัฟเฟอร์ช่อง คำควบคุมจะถูกเขียนไปยังโหมดการลงทะเบียนและการนับพารามิเตอร์ไปยังตัวนับของแต่ละช่อง วงจรของช่อง 0, 1, 2 เหมือนกันและมีโหมดรีจิสเตอร์ วงจรควบคุม วงจรนาฬิกา และตัวนับ รีจิสเตอร์โหมดมีไว้เพื่อบันทึกข้อมูลเท่านั้น รับและจัดเก็บคำควบคุม ซึ่งเป็นรหัสที่ระบุโหมดการทำงานของช่อง กำหนดประเภทของการนับ และลำดับของการโหลดข้อมูลลงในตัวนับ วงจรควบคุมช่องสัญญาณซิงโครไนซ์การทำงานของตัวนับตามโหมดที่ตั้งโปรแกรมไว้และการทำงานของช่องสัญญาณกับการทำงานของ MP

วงจรซิงโครไนซ์ช่องสัญญาณจะสร้างชุดของพัลส์นาฬิกาภายในในช่วงเวลาหนึ่งซึ่งขึ้นอยู่กับความถี่สัญญาณนาฬิกาภายนอก CLK และถูกกำหนดโดยวงจรจับเวลาภายในของวงจร ความถี่สูงสุดของสัญญาณการซิงโครไนซ์ภายนอก CLK คือไม่เกิน 2.6 MHz

ตัวนับช่องสัญญาณเป็นตัวนับที่ตั้งไว้ล่วงหน้า 16 บิตที่ทำงานด้วยการลบแบบไบนารีหรือ BCD จำนวนสูงสุดเมื่อนับคือ 2 16 เมื่อทำงานในรหัสไบนารี่หรือ 10 4 เมื่อทำงานใน BCD ตัวนับช่องสัญญาณมีความเป็นอิสระจากกันและสามารถมีโหมดการทำงานและประเภทการนับที่แตกต่างกันได้ การนับในแต่ละช่องจะเริ่มต้น หยุด และดำเนินการต่อโดยสัญญาณ "เปิดใช้งานช่อง" ของ GATE ที่เกี่ยวข้อง

คำอธิบายของโหมดการทำงานของ VLSI KR580VI53

ไมโครวงจรสามารถทำงานได้ในหนึ่งในหกโหมดหลัก

ในโหมด 0 (การขัดจังหวะการนับขั้วต่อ) แรงดันไฟฟ้าระดับสูงจะถูกสร้างขึ้นที่เอาต์พุตของช่องสัญญาณหลังจากนับจำนวนที่โหลดเข้าไปในตัวนับ สัญญาณ GATE จะแสดงการเริ่มต้นการนับ การหยุดชะงัก (หากจำเป็น) และความต่อเนื่องของการนับ การรีบูตตัวนับระหว่างการนับจะขัดจังหวะการนับปัจจุบันและดำเนินการต่อตามโปรแกรมใหม่

ในโหมด 1 (การทำงานของเครื่องมัลติไวเบรเตอร์ที่รอ) จะมีพัลส์ลบซึ่งมีระยะเวลา
, (2.1)

โดยที่ T CLK คือคาบของพัลส์นาฬิกา

n – ตัวเลขที่เขียนลงในตัวนับ

เครื่องมัลติไวเบรเตอร์ที่รอจะถูกกระตุ้นโดยขอบบวกของสัญญาณ GATE ขอบบวกแต่ละอันของสัญญาณนี้จะเริ่มนับปัจจุบันหรือเริ่มตัวนับใหม่ตั้งแต่ต้น การรีเซ็ตตัวนับระหว่างการนับไม่ส่งผลต่อการนับปัจจุบัน

ในโหมด 2 (การสร้างความถี่) ตัวจับเวลาจะทำหน้าที่เป็นตัวแบ่งความถี่อินพุต CLK ด้วย n ในกรณีนี้ ระยะเวลาของส่วนที่เป็นบวกของช่วงเวลาจะเท่ากับ T CLK (n-1) และส่วนที่เป็นลบคือ T CLK การรีบูตระหว่างการนับจะไม่ส่งผลต่อการนับปัจจุบัน

โหมด 3 (การสร้างแบบคดเคี้ยว) คล้ายกับโหมด 2 โดยมีระยะเวลาครึ่งรอบบวกและลบสำหรับเลขคู่ n เท่ากับ T CLK n/2 สำหรับเลขคี่ n ระยะเวลาของครึ่งวงจรบวกคือ T CLK n/2 และระยะเวลาของครึ่งวงจรลบคือ T CLK (n-1)/2

ในโหมด 4 (การสร้างซอฟต์แวร์ของแฟลชเดี่ยว) พัลส์ของขั้วลบที่มีระยะเวลา
หลังจากนับจำนวนที่โหลดเข้าเคาน์เตอร์แล้ว ตามสัญญาณ GATE และหลังจากรีบูตตัวนับการทำงานของช่องสัญญาณในโหมด 4 จะคล้ายกับโหมด 0

ในโหมด 5 (การสร้างฮาร์ดแวร์ของแฟลชเดี่ยว) พัลส์ขั้วลบจะถูกสร้างขึ้นที่เอาต์พุตของช่องสัญญาณโดยมีระยะเวลาหลังจากการนับจำนวนที่โหลดลงในตัวนับ

2.4 การเลือกพื้นที่ที่อยู่ของพอร์ต I/O

เมื่อเลือกโซนที่อยู่ของโมดูลที่ได้รับการออกแบบ จำเป็นต้องคำนึงถึงการกระจายของที่อยู่ I/O มาตรฐาน และเลือกที่อยู่จากโซนอิสระ ตาราง 2.5 แสดงแผนที่ที่อยู่ UVB ของสถาปัตยกรรม IBM PC

ตารางที่ 2.5 - แผนผังที่อยู่ UVB สำหรับสถาปัตยกรรม IBM PC

โซนที่อยู่

อุปกรณ์รับเข้า/ส่งออก

ตัวควบคุม DMA (DMA มาสเตอร์)

ตัวควบคุมขัดจังหวะ (หลัก)

การลงทะเบียนการควบคุมฮาร์ดแวร์ พอร์ตไอ/โอ

การลงทะเบียนการควบคุมตัวจับเวลา

ตัวควบคุมอินเทอร์เฟซคีย์บอร์ด (8042)

พอร์ต RTC และพอร์ต CMOS I/O

การลงทะเบียน DDP

ตัวควบคุมขัดจังหวะ (Slave)

ตัวควบคุม DMA (DMA – ทาส)

ตัวประมวลผลร่วมทางคณิตศาสตร์

ตัวควบคุมฮาร์ดไดรฟ์

พอร์ตขนาน #2

ตัวควบคุมกราฟิก

พอร์ตอนุกรม #2

พอร์ตเครือข่าย

พอร์ตขนาน #1

พอร์ตขนานและอะแดปเตอร์ขาวดำ

อแดปเตอร์ EGA

อะแดปเตอร์ซีจีเอ

ตัวควบคุมฟล็อปปี้ดิสก์

พอร์ตอนุกรม #1

แม้จะมีศักยภาพในการจัดการกับบรรทัดที่อยู่ 16 บรรทัด แต่ส่วนใหญ่มักจะใช้เพียง 10 บรรทัดลำดับต่ำของ SAO...SA9 เท่านั้น เนื่องจากการ์ดเอ็กซ์แพนชันที่พัฒนาก่อนหน้านี้ส่วนใหญ่ใช้เฉพาะบรรทัดเหล่านั้นเท่านั้น ดังนั้น ยกเว้นในกรณีพิเศษ จึงไม่มีประโยชน์ที่จะ ประมวลผลบิตลำดับสูงของ SA10.. .SA15

บิตที่อยู่ลำดับต่ำจากบัส (SA0 และ SA1) จะต้องเชื่อมต่อกับอินพุตที่อยู่ VLSI (A0 และ A1) ขึ้นอยู่กับข้อกำหนด VLSI และงานที่มีอยู่ โมดูลที่ออกแบบจะใช้ที่อยู่สามแห่งในพื้นที่ที่อยู่ เรามาเลือกที่อยู่กันดีกว่า

372 ชม. (001101110010b)-

373 ชม. (001101110011b)-

375 ชม. (001101110101b)-

ที่อยู่ 372h และ 373h ใช้เพื่อโหลดตัวนับช่อง 0 และตัวนับช่อง 1 ตามลำดับ และที่อยู่ 375h ใช้เพื่อโหลดคำควบคุมลงในรีจิสเตอร์โหมด

2.5 การพัฒนาองค์ประกอบอินเทอร์เฟซของโมดูล

วิธีแก้ปัญหาที่ง่ายที่สุดเมื่อสร้างตัวเลือกที่อยู่คือการใช้วงจรไมโครองค์ประกอบเชิงตรรกะเท่านั้น ข้อได้เปรียบหลักของแนวทางนี้คือประสิทธิภาพสูง (เวลาแฝงไม่เกิน 30 ns) อย่างไรก็ตาม ยังมีข้อเสียอยู่ด้วย:

    จำเป็นต้องออกแบบวงจรอีกครั้งสำหรับที่อยู่ใหม่แต่ละรายการ

    ไม่สามารถเปลี่ยนที่อยู่ได้

    ความยากในการจัดระเบียบการเลือกที่อยู่หลายแห่ง

การมอบหมายโครงการหลักสูตรไม่ได้กล่าวถึงการเลือกที่อยู่ I/O ซึ่งหมายความว่าเราจะใช้ตัวเลือกที่ง่ายที่สุดในแง่ของเวลาและต้นทุนวัสดุพร้อมที่อยู่คงที่ เช่น เราสร้างตัวเลือกที่อยู่โดยใช้องค์ประกอบเชิงตรรกะ

แผนผังการทำงานของตัวเลือกที่อยู่จะแสดงในรูปที่ 2.8

ข้าว. 2.8 – แผนภาพการทำงานของตัวเลือกที่อยู่

เราใช้ไมโครวงจร K555AP6 เป็นบัฟเฟอร์ข้อมูลระหว่าง VLSI และบัสข้อมูล (รูปที่ 2.9 ตารางที่ 2.6)

การดำเนินการ

ตารางที่ 2.6 – ตารางความจริง K555AP6

ข้าว. 2.9 – วงจร UGO K555AP6

2.6 การเลือกฐานองค์ประกอบและการพัฒนาแผนภาพวงจร

ในการสร้างแผนภาพวงจร คุณต้องเลือกฐานองค์ประกอบ การวิเคราะห์เอกสารอ้างอิงและคำนึงถึงข้อกำหนดสำหรับเครื่องรับและเครื่องส่งสัญญาณเราจะเลือกไมโครวงจรต่อไปนี้:

อินเวอร์เตอร์ – KR1533LN1,

องค์ประกอบ “และไม่ใช่” - KR1533LA2, KR1533LA3,

องค์ประกอบ “OR-NOT” - KR1533LE1,

เคาน์เตอร์ – KR555IE10,

บัฟเฟอร์ระหว่าง VLSI และบัส - K555AP5

ในการเชื่อมต่อสัญญาณ -IOR, SA0 และ SA1 กับ VLSI จะใช้องค์ประกอบ "I" - KR1533LI1

สัญญาณจากเอาต์พุต OUT0 ของช่องศูนย์เชื่อมต่อกับอินพุตซิงโครไนซ์ของช่อง 1 เพื่อเปลี่ยนรอบการทำงานและความถี่ของสัญญาณเอาต์พุตของโมดูลที่กำลังพัฒนา ตัวนับ CT2 แบ่งความถี่สัญญาณ CLK ด้วย 4 ในฮาร์ดแวร์ ดังนั้นจึงรับประกันความถี่สัญญาณเอาท์พุตสูงสุดที่ระบุในงาน (2 MHz) ด้วยการเปลี่ยนค่าสัมประสิทธิ์การนับของช่อง 0 (N1) โดยทางโปรแกรมเราจะทำการเปลี่ยนแปลงความถี่ของสัญญาณเอาท์พุตได้ โดยการเปลี่ยนค่าสัมประสิทธิ์การนับของช่อง 1 (N2) เราจะจัดเตรียมการเปลี่ยนแปลงซอฟต์แวร์ในรอบการทำงานของสัญญาณเอาท์พุต ทั้งสองช่องทำงานในโหมด 2

แผนภาพวงจรที่พัฒนาแล้วจะแสดงใน TPZHA E3

2.7 บทสรุปของบทที่ 2

ในบทนี้ ได้มีการพัฒนาวงจรโมดูลทั่วไป เลือก VLSI เฉพาะทาง และตรวจสอบโครงสร้างและโหมดการทำงานของวงจร เลือกที่อยู่อินพุตของบอร์ดแล้ว จากผลของบทที่สอง ได้มีการออกแบบแผนผังของอุปกรณ์

ตามแนวคิดนี้ สามารถผลิตบอร์ดที่เสียบเข้าไปในช่องบัส ISA ของคอมพิวเตอร์ และในโหมดการแลกเปลี่ยนที่ควบคุมด้วยซอฟต์แวร์ จะสร้างสัญญาณดิจิทัลของความถี่และรอบการทำงานที่กำหนด

3 การพัฒนาโมดูลซอฟต์แวร์

3.1 การพัฒนาโมดูลการเริ่มต้นซอฟต์แวร์

อัลกอริธึมการเขียนโปรแกรมโมดูลขึ้นอยู่กับประเภทของ VLSI ที่ตั้งโปรแกรมได้ที่ใช้และโหมดการแลกเปลี่ยนระหว่าง VLSI และโปรเซสเซอร์คอมพิวเตอร์ผ่านบัสระบบ ISA

การเริ่มต้นโมดูลฮาร์ดแวร์นั้นดำเนินการในหลายขั้นตอน ในขั้นตอนแรก โมดูล VLSI จะถูกเตรียมใช้งาน ในขั้นตอนต่อมา ระบบอินเตอร์รัปต์หรือ DMA จะถูกเตรียมใช้งาน ขึ้นอยู่กับโหมดการแลกเปลี่ยนข้อมูลที่ใช้ระหว่างโมดูลและตัวประมวลผลระบบ

ในกรณีนี้ จะมีการดำเนินการแลกเปลี่ยนที่ควบคุมโดยโปรแกรม เช่น ต้องเริ่มต้น VLSI เท่านั้น คุณสมบัติอีกประการหนึ่งคือไม่จำเป็นต้องบล็อกระบบขัดจังหวะเนื่องจากโมดูลไม่มีโหมดการแลกเปลี่ยนขัดจังหวะ

ขั้นตอนการเริ่มต้น VLSI ประกอบด้วยการเขียนโปรแกรมโหมดการทำงาน จำเป็นต้องโหลดคำควบคุม CW จากไมโครโปรเซสเซอร์ ในกรณีนี้ ต้องตั้งค่าสัญญาณที่สอดคล้องกันที่อินพุตที่อยู่ A0 และ A1 รวมถึง , ชุดค่าผสมของพวกเขาซ้ำกันในตาราง 3.1

โหมดการทำงานของช่อง VLSI KR580VI53 ได้รับการตั้งโปรแกรมโดยใช้การดำเนินการอินพุต/เอาต์พุตอย่างง่าย (ตาราง 3.1)

VLSI→ช่องข้อมูล (อ่านช่อง 0 ตัวนับ)

VLSI→ช่องข้อมูล (อ่านช่อง 1 ตัวนับ)

VLSI→ช่องข้อมูล (อ่านช่อง 2 ตัวนับ)

ไม่มีการดำเนินการ ช่องข้อมูล VLSI อยู่ในสถานะต้านทานสูง

ห้าม. ช่องข้อมูล VLSI อยู่ในสถานะต้านทานสูง

แต่ละช่องสัญญาณ VLSI ทั้งสามช่องได้รับการตั้งโปรแกรมแยกกันโดยการเขียนคำควบคุมลงในโหมดรีจิสเตอร์ และจำนวนไบต์ที่ตั้งโปรแกรมไว้ที่ตัวนับ รูปแบบคำควบคุมแสดงในตารางที่ 3.2

ตาราง 3.2 – รูปแบบคำควบคุม

คำสถานะบิต

วัตถุประสงค์

รหัส: 0 – ไบนารี่, 1 – ทศนิยม

โหมดการทำงาน:

000 – โหมด 0;

001 – โหมด 1;

X10 – โหมด 2;

X11 – โหมด 3;

100 – โหมด 4;

101 – โหมด 5

00 – การดำเนินการ "ล็อค";

01 – ไบต์ต่ำเท่านั้น

10 – ไบต์สูงเท่านั้น

11 – ไบต์ต่ำตามด้วยไบต์สูง

การเลือกโหมดการลงทะเบียน:

00 – ช่อง 0, 01 – ช่อง 1,

ในการเริ่มต้น VLSI คุณต้องเขียนคำควบคุมสำหรับช่อง 0 และตัวนับโหลด 0 ก่อน จากนั้นจึงเขียนคำควบคุมสำหรับช่อง 1 และตัวนับโหลด 1 คำควบคุมจะถูกเขียนในที่อยู่เดียว ซึ่งตรงกันข้ามกับตัวนับการโหลด (375h ).

ดังนั้นเราจำเป็นต้องเขียนคำควบคุมตามที่อยู่ 375h: 00110100b จากนั้นที่ที่อยู่ 372h เราจำเป็นต้องป้อนหมายเลขที่ตั้งโปรแกรมไว้ N1 (สัมประสิทธิ์การนับ) ลงในตัวนับของช่อง 0 หลังจากนั้นเราจะเขียนคำควบคุม (01110100b) อีกครั้งและโหลดพารามิเตอร์ N2 ลงในตัวนับตามที่อยู่ 373h องค์ประกอบของโปรแกรมแสดงไว้ในภาคผนวก A

3.2 บทสรุปของบทที่ 3

ฟังก์ชั่นการควบคุมที่ชุดควบคุมดำเนินการจะรวมอยู่ในโมดูลซอฟต์แวร์การเริ่มต้น

ในบทนี้ มีการตรวจสอบการเขียนโปรแกรมของ LSI ที่เลือก และส่วนซอฟต์แวร์ของโมดูลได้รับการพัฒนา มีการนำการแลกเปลี่ยนข้อมูลที่ควบคุมด้วยซอฟต์แวร์กับอุปกรณ์ที่พัฒนาขึ้นมา ผู้ใช้ป้อนความถี่และรอบการทำงานของสัญญาณดิจิทัลซึ่งเป็นค่าที่เขาต้องการรับที่เอาต์พุตของอุปกรณ์ โมดูลซอฟต์แวร์จะเริ่มต้นอุปกรณ์ VLSI ตามค่าที่ป้อนและวงจรจะเริ่มสร้างสัญญาณดิจิทัล

บทสรุป

จากผลของโครงการหลักสูตร ได้มีการทบทวนอะนาล็อกที่มีอยู่ของอุปกรณ์ที่ออกแบบ และได้รับทักษะในการออกแบบโมดูลฮาร์ดแวร์และซอฟต์แวร์ของบัสระบบ ISA

เครื่องกำเนิดสัญญาณดิจิตอลที่ตั้งโปรแกรมได้ซึ่งมีคุณสมบัติดังต่อไปนี้ได้รับการพัฒนาเช่นกัน:

  • ความถี่เอาต์พุตสูงสุด 2 MHz;

    ความสามารถในการเปลี่ยนความถี่และรอบการทำงานโดยทางโปรแกรม

    ที่อยู่อินพุต: 372h, 373h, 375h

โมดูลซอฟต์แวร์ยังได้รับการพัฒนาเพื่อให้มั่นใจถึงการทำงานของบอร์ด

การออกแบบนั้นใช้ชิปจับเวลาที่ตั้งโปรแกรมได้ K580VI53 ซึ่งทำงานในโหมดการสร้างความถี่ เพื่อให้แน่ใจว่าความถี่เอาต์พุตสูงสุดที่ 2 MHz พัลส์นาฬิกาของสัญญาณ SYSCLK ของบัส ISA (8 MHz) จะถูกหารด้วย 4 หมายเลข 2 ตัวจะถูกโหลดลงในช่อง 0 และช่อง 1 ของตัวจับเวลาที่ตั้งโปรแกรมได้ ความถี่ได้รับผลกระทบจากตัวเลขที่โหลดทั้งสอง (ความถี่ 2 MHz หารด้วยปัจจัยบางอย่าง) รอบการทำงานได้รับผลกระทบจากจำนวนที่บันทึกไว้ในตัวนับของช่อง 1 ดังนั้นด้วยการโหลดค่าบางอย่างลงในตัวนับเราจึงมีความสามารถในการเปลี่ยนรูปร่างของสัญญาณดิจิตอลโดยทางโปรแกรม

ภาคผนวก ก
(ข้อมูล)

บรรณานุกรม

    Tsilker B.Ya., Orlov S.A. การจัดระบบคอมพิวเตอร์และระบบ: หนังสือเรียนสำหรับมหาวิทยาลัย – เซนต์ปีเตอร์สเบิร์ก: ปีเตอร์, 2004. – 686 หน้า: ป่วย.

    ชาบาลิน แอล.เอ. การพัฒนาโมดูลฮาร์ดแวร์และซอฟต์แวร์สำหรับบัส ISA: แนวทางในการทำงานตามหลักสูตร – เวียตกู. 2000 – 35 น.

    บล็อกคิน เอส.เอ็ม. บัส ISA ของคอมพิวเตอร์ส่วนบุคคล IBM PC/AT - M.: PC "Spline", 1992

    ชิโล วี.แอล. วงจรไมโครดิจิตอลยอดนิยม: สารบบ – อ.: วิทยุและการสื่อสาร, 2530. – 352 หน้า: ป่วย. – (ห้องสมุดวิทยุสื่อสาร ฉบับที่ 1111).

    บิชคอฟ อี.เอ. สถาปัตยกรรมและอินเทอร์เฟซของคอมพิวเตอร์ส่วนบุคคล – อ.: เซ็นเตอร์ “เอสเคเอส”, 2536.

    Novikov Yu.V., Kalashnikov O.A., Gulyaev S.E. การพัฒนาอุปกรณ์อินเทอร์เฟซสำหรับคอมพิวเตอร์ส่วนบุคคล เช่น IBM PC - M.: Ekom., 1997

    ซาวาดสกี้ วี.เอ. อิเล็กทรอนิกส์คอมพิวเตอร์ - K.: VEK, 1996.

    แอลเอ Maltseva, E.M. ฟรอมเบิร์ก, V.S. Yampolsky พื้นฐานของเทคโนโลยีดิจิทัล – อ.: วิทยุและการสื่อสาร, 2529. 128ส.

    ไมโครโปรเซสเซอร์และชุดไมโครโปรเซสเซอร์ของวงจรรวม: ไดเรกทอรี ใน 2 ฉบับ / V. – B. B. Abraytis, N. N. Averyanov, A. I. Belous และคนอื่น ๆ ; เอ็ด วี.เอ. ชาคโนวา - อ.: วิทยุและการสื่อสาร, 2531. - ต.1. - 386 หน้า: ป่วย

    Myachev A.A., Ivanov V.V. อินเทอร์เฟซของระบบคอมพิวเตอร์ที่ใช้มินิและไมโครคอมพิวเตอร์ / เอ็ด บี.เอ็น. นาอูโมวา. - อ.: วิทยุและการสื่อสาร, 2529.

ภาคผนวก ข
(ที่จำเป็น)

รายการคำย่อ

CPU - หน่วยประมวลผลกลาง

DMA – ตัวควบคุมการเข้าถึงหน่วยความจำโดยตรง

KRP – ตัวควบคุมการฟื้นฟูหน่วยความจำ

KPR – ตัวควบคุมการขัดจังหวะ

PB - ตัวสับเปลี่ยนไบต์

PGDS – เครื่องกำเนิดสัญญาณดิจิตอลที่ตั้งโปรแกรมได้

SP – หน่วยความจำระบบ

UVV – อุปกรณ์อินพุต/เอาท์พุต

CA – ตัวเลือกที่อยู่

DTE – อุปกรณ์ปลายทางข้อมูล

DB – บัฟเฟอร์ข้อมูล

VLSI – วงจรรวมขนาดใหญ่มาก

คอมพิวเตอร์ – คอมพิวเตอร์อิเล็กทรอนิกส์

พีซี – คอมพิวเตอร์อิเล็กทรอนิกส์ส่วนบุคคล

PT – ตัวจับเวลาที่ตั้งโปรแกรมได้

MP – ไมโครโปรเซสเซอร์

FPGA – วงจรรวมลอจิกที่ตั้งโปรแกรมได้

DMA – การเข้าถึงหน่วยความจำโดยตรง

RAM - หน่วยความจำเข้าถึงโดยสุ่ม

UGO – การกำหนดกราฟิกเชิงสัญลักษณ์

LSI – วงจรรวมขนาดใหญ่

TTL - ตรรกะของทรานซิสเตอร์ - ทรานซิสเตอร์

ภาคผนวก ข
(ที่จำเป็น)

รายการโปรแกรม

#รวม //ไลบรารี I/O มาตรฐาน

#รวม //มีต้นแบบของฟังก์ชัน outp()

#define CWT0 0x52 //CWT0 – 00110100b คำควบคุมสำหรับช่อง 0

#define CWT1 0x116 //CWT1 – 01110100b คำควบคุมสำหรับ channel1

#define portc 0x375 // ที่อยู่สำหรับการป้อนคำควบคุมลงในโหมดการลงทะเบียน

//ต้นแบบของฟังก์ชันการเริ่มต้น

เป็นโมฆะ InitPit (int N1, int N2); // ความถี่, รอบการทำงาน

//ป้อนพารามิเตอร์ที่ต้องการ (เอ็น1, เอ็น2)

//การเริ่มต้นตัวนับ:

เป็นโมฆะ InitPit (int N1, int N2)

(ถ่านที่ไม่ได้ลงนาม p1,p2,t1,t2;

p1=(N1<<8)>>8;

t1=(N2<<8)>>8;

ใช้ I/O สามตัว เป็นระบบโปรแกรม...

  • โมดูลการสะสมสำหรับปัญหา Mössbauer Spectrometry หลายมิติ

    วิทยานิพนธ์ >> ฟิสิกส์

    5.2 การพัฒนาแผนภาพ โมดูลการสะสม 5.3 แผนภาพบล็อก ซอฟต์แวร์อัลกอริธึม... เพิ่มเติม เต็ม ห้องฮาร์ดแวร์และ ซอฟต์แวร์ความเข้ากันได้ของการผลิตจำนวนมาก... เป็นระบบทางหลวง คือ- ลังมีแหล่งจ่ายไฟ ความพร้อมใช้งาน ยาง คือความเรียบง่าย...

  • การพัฒนาระบบควบคุมการจ่ายไฟอัตโนมัติสำหรับสถานีคอมเพรสเซอร์ Ukhtinskaya

    วิทยานิพนธ์ >> ฟิสิกส์

    1.1.3 การพัฒนาบูรณาการอัตโนมัติ... ซอฟต์แวร์ซอฟต์แวร์ที่ทำงานร่วมกับบอร์ดตระกูลเฉพาะด้วย คือ-ยาง... C505 ซีเมนส์ อย่างเป็นระบบ ซอฟต์แวร์บทบัญญัติ - ... โมดูล: โมดูล 0 (23CM61) – หลัก โมดูล ... ฮาร์ดแวร์และ ซอฟต์แวร์กองทุน...

  • การพัฒนาระบบรักษาความปลอดภัยข้อมูลที่มีประสิทธิภาพในระบบอัตโนมัติ

    วิทยานิพนธ์ >> สารสนเทศ

    วิธีการติดตามผล – เป็นระบบการวิเคราะห์วิธีการและ...ในรูปแบบต่างๆ โมดูล- ส่งผลให้...ปฏิบัติตามคำแนะนำ ไอเอสโอ/ไออีซี 17799:2002 ... โดยทางโปรแกรม-ฮาร์ดแวร์หมายถึงการมุ่งเป้าไปที่การสร้างความมั่นใจในการปกป้องข้อมูลระหว่างการทำงานของ AS การพัฒนา ...

  • การพัฒนาระบบอ้างอิงข้อมูลสำหรับการบัญชีเกวียนในแนวทางขององค์กร

    วิทยานิพนธ์ >> สารสนเทศ

    มาตรฐาน ไอเอสโอ/ไออีซี 12207 (ไอเอสโอ- นานาชาติ ... การประมวลผล การพัฒนาโครงสร้าง ซอฟต์แวร์ผลิตภัณฑ์ (สถาปัตยกรรม ซอฟต์แวร์ โมดูล), ... ย้ายไปที่อื่น ฮาร์ดแวร์ (ซอฟต์แวร์) แพลตฟอร์ม ... การกำหนดค่าของวงจร เป็นระบบ ยาง: 8. การกำหนดความหมาย...

    • รถบัสไอเอสเอ- บัสที่ประสบความสำเร็จตัวแรกสำหรับคอมพิวเตอร์ส่วนบุคคล ในตอนแรกมันมีความจุ 8 บิต ด้วยการเปิดตัวสถาปัตยกรรม AT ทำให้บัส ISA กลายเป็น 16 บิต บัส ISA เป็นทั้งบัสต่อพ่วงและบัสระบบ ผ่านบัสโปรเซสเซอร์นี้ ไม่เพียงสื่อสารกับอุปกรณ์ต่อพ่วงเท่านั้น แต่ยังสื่อสารกับ RAM ด้วย แม้แต่การฟื้นฟูหน่วยความจำก็เกิดขึ้นด้วยการมีส่วนร่วมของบัสนี้ ประมาณทุกๆ 15 µs ตัวควบคุมพิเศษจะส่งสัญญาณเพื่ออ่านเซลล์หน่วยความจำทั้งหมด ซึ่งบังคับให้ประจุไฟฟ้าในตัวเก็บประจุ RAM ต้องได้รับการอัปเดต

    ขั้วต่อบัส ISA

    ตัวเชื่อมต่อบัส ISA มีสองประเภท: 8 บิตและ 16 บิต

    บล็อกหน้าสัมผัสแบบยาวชุดแรกจะเหมือนกันสำหรับตัวเชื่อมต่อทั้งสองประเภท และอันที่สองแบบสั้นนั้นมีอยู่บนตัวเชื่อมต่อ 16 บิตเท่านั้น คือ.

    หน้าสัมผัสบัส ISA


    ไอเอสเอ 8 บิต

    ติดต่อวัตถุประสงค์
    A1ตรวจสอบช่อง I/O; ข้อผิดพลาดต่ำ = ความเท่าเทียมกันที่ใช้งานอยู่
    A2-A9บิตข้อมูล (7-0)
    A10ช่อง I/O พร้อมแล้ว ดึงข้อมูลต่ำเพื่อเพิ่มวงจรหน่วยความจำให้ยาวขึ้น
    A11เปิดใช้งานที่อยู่; ใช้งานสูงเมื่อ DMA ควบคุมบัส
    A12-A31บิตที่อยู่ (19-0)
    B01กราวด์ (GND)
    B02รีเซ็ต
    B03กำลังไฟ +5 โวลต์
    B04ไออาร์คิว 2
    B05กำลังไฟ -5 โวลต์
    B06คำขอ DMA 2
    B07กำลังไฟฟ้า -12 โวลต์
    B08ไม่มี WaitStat
    B09กำลังไฟ +12 โวลต์
    B10กราวด์ (GND)
    B11หน่วยความจำระบบเขียน
    B12อ่านหน่วยความจำระบบ
    B13I/O เขียน
    B14อ่าน I/O
    B15การรับทราบ DMA 3
    B16คำขอ DMA 3
    B17การรับทราบ DMA 1
    B18คำขอ DMA 1
    บี19รีเฟรช
    บี20นาฬิการะบบ (67 ns, 8-8.33 MHz, รอบการทำงาน 50%)
    บี21IRQ7
    บี22ไออาร์คิว 6
    บี23ไออาร์คิว 5
    B24ไออาร์คิว 4
    บี25ไออาร์คิว 3
    บี26การรับทราบ DMA 2
    บี27จำนวนเทอร์มินัล; พัลส์สูงเมื่อเทอม DMA นับถึงแล้ว
    บี28เปิดใช้งานสลักที่อยู่
    บี29กำลังไฟ +5 โวลต์
    B30นาฬิกาความเร็วสูง (70 ns, 14.31818 MHz, รอบการทำงาน 50%)
    B31กราวด์ (GND)

    ไอเอสเอ 16 บิต

    ติดต่อวัตถุประสงค์
    ค1เปิดใช้งานบัสระบบสูง (ข้อมูลมีอยู่ใน SD8-15)
    C2-C8บิตที่อยู่ (23-17)
    C9การอ่านหน่วยความจำ (เปิดใช้งานในทุกรอบการอ่านหน่วยความจำ)
    ค10การเขียนหน่วยความจำ (เปิดใช้งานในทุกรอบการเขียนหน่วยความจำ)
    ค11-ค18บิตข้อมูล (8-15)
    D1หน่วยความจำ เลือกชิป 16 บิต (รอ 1 รอบ รอบหน่วยความจำ 16 บิต)
    D2เลือกชิป I/O 16 บิต (รอ 1 ครั้ง รอบ I/O 16 บิต)
    D3ไออาร์คิว 10
    D4ไออาร์คิว 11
    D5IRQ12
    D6ไออาร์คิว 15
    D7ไออาร์คิว 14
    D8การยืนยัน DMA 0
    D9คำขอ DMA 0
    D10การยืนยัน DMA 5
    D11คำขอ DMA 5
    D12การยืนยัน DMA 6
    D13คำขอ DMA 6
    D14การยืนยัน DMA 7
    D15คำขอ DMA 7
    D16กำลังไฟ +5 โวลต์
    D17ใช้กับ DRQ เพื่อเข้าควบคุมระบบ
    D18กราวด์ (GND)

    กำลังจัดส่ง

    พร้อมกัน รถบัสไอเอสเอสามารถใช้อุปกรณ์ได้เพียงเครื่องเดียวเท่านั้น ตามค่าเริ่มต้น บัสจะเป็นของโปรเซสเซอร์กลาง เมื่ออุปกรณ์อื่นต้องการส่งข้อมูล อุปกรณ์จะตั้งค่าสัญญาณที่เกี่ยวข้อง โปรเซสเซอร์สามารถยืนยันความเป็นเจ้าของบัสได้โดยการยืนยันสัญญาณตอบสนอง อุปกรณ์สามารถจับยางได้นานเท่าที่ต้องการ แต่ทุกๆ 15 µs จะต้องส่งสัญญาณ REFRESH เพื่อให้ RAM ถูกสร้างขึ้นใหม่